发新帖我要提问
返回列表
打印

xilinx ucf文件gtp引脚约束

[复制链接]
1757|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
entepino|  楼主 | 2014-6-9 13:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
XILINX, 引脚, pc, PCIe, PCI

# PCIe Lane 0
INST "core/pcie_2_0_i/pcie_gt_i/gtx_v6_i/GTXD[0].GTX" LOC = GTXE1_X0Y15;

# PCIe Lane 1
INST "core/pcie_2_0_i/pcie_gt_i/gtx_v6_i/GTXD[1].GTX" LOC = GTXE1_X0Y14;

# PCIe Lane 2
INST "core/pcie_2_0_i/pcie_gt_i/gtx_v6_i/GTXD[2].GTX" LOC = GTXE1_X0Y13;

# PCIe Lane 3
INST "core/pcie_2_0_i/pcie_gt_i/gtx_v6_i/GTXD[3].GTX" LOC = GTXE1_X0Y12;
不太明白，请问这个是怎么分配到引脚的？
百度了半天，发现core/pcie_2_0_i/pcie_gt_i/gtx_v6_i/GTXD[3].GTX这个instance放在
编号X0Y12的Slice中，那我如果想换到另外一个GTP中，生产ipcore后，怎么确定它的引脚？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

entepino

211

主题

649

帖子

2

粉丝