21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 问一个基础问题，关于reg
返回列表 发新帖我要提问

问一个基础问题，关于reg

[复制链接]
1292|4
 楼主| cyberbill 发表于 2014-6-9 16:30 | 显示全部楼层 |阅读模式
TPU, module, Output, Wire, mb
本帖最后由 cyberbill 于 2014-6-9 16:32 编辑

module reg_combo_example( a, b, y);
input a, b;
output y;

reg   y;
wire a, b;

always @ ( a or b)
begin        
  y = a & b;
end

endmodule



为什么这里有两个y？？一个output，还有一个reg是干什么的？？？intput的a,b为什么还声明为wire???
回复

收藏 举报

相关帖子
yghanwuji 发表于 2014-6-9 21:36 | 显示全部楼层
看看基础书··
回复

收藏 举报

llf021421 发表于 2014-6-9 22:35 | 显示全部楼层
查看语法书，模块的定义
回复

收藏 举报

haitaox 发表于 2014-6-10 09:05 | 显示全部楼层
基础语法
回复

收藏 举报

leungmao 发表于 2014-6-11 14:23 | 显示全部楼层
楼主，直接上verilog 2001，你就不会有困扰了
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

cyberbill

39

主题

75

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部