发新帖我要提问
返回列表
打印

问一个基础问题，关于reg

[复制链接]
736|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
cyberbill|  楼主 | 2014-6-9 16:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
TPU, module, Output, Wire, mb
本帖最后由 cyberbill 于 2014-6-9 16:32 编辑

module reg_combo_example( a, b, y);
input a, b;
output y;

reg   y;
wire a, b;

always @ ( a or b)
begin        
  y = a & b;
end

endmodule



为什么这里有两个y？？一个output，还有一个reg是干什么的？？？intput的a,b为什么还声明为wire???

使用特权

评论回复 赏

相关下载

相关帖子
沙发
yghanwuji| | 2014-6-9 21:36 | 只看该作者
看看基础书··

使用特权

评论回复 赏
板凳
llf021421| | 2014-6-9 22:35 | 只看该作者
查看语法书，模块的定义

使用特权

评论回复 赏
地板
haitaox| | 2014-6-10 09:05 | 只看该作者
基础语法

使用特权

评论回复 赏
5楼
leungmao| | 2014-6-11 14:23 | 只看该作者
楼主，直接上verilog 2001，你就不会有困扰了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

cyberbill

39

主题

75

帖子

1

粉丝