怎么busy信号在中间时有个下降的时刻边缘

1万 · 2014-6-17 19:39

AD控制实验，我的AD芯片是TI的ADS8401，我在做AD转换时我用示波器观察的转换是AD芯片输出的busy信号，如下图。我不太清楚，怎么busy信号在中间时有个下降的时刻边缘

1万 · 2014-6-17 19:40

1万 · 2014-6-17 19:40

2万 · 2014-6-17 19:41

建议楼主再看看该芯片的PDF文档！没有接触过！帮顶一下。求高手~~~~~~~~~~

1万 · 2014-6-17 19:43

The BUSY output is brought high after CONVST goes low. BUSY stays high throughout the conversion process and returns low when the conversion has ended.

从这句话看, AD 的转换过程中应该不会出现低脉冲.

1万 · 2014-6-17 19:44

检查下示波器接线是否正确.

1万 · 2014-6-17 19:46

检查下busy信号的接收端,也就是MCU这边引脚配置是否正确

1万 · 2014-6-17 19:46

请检查是否有强烈的干扰信号,Busy线是否还和其它的信号线连在一起.

2万 · 2014-6-17 19:48

好像是有什么信号干扰，不懂，同求

2万 · 2014-6-17 19:48

同步这么好, 可能不是干扰的因素, 怀疑接收端有问题.

1万 · 2014-6-17 19:49

"同步这么好"，这句话什么意思，不太懂，大侠给解释解释

1万 · 2014-6-17 19:49

就是说: 那个下降沿和 BUSY 信号周期和时间差是那么的稳定.

1万 · 2014-6-17 19:51

嗯，知道了，呵呵

1万 · 2014-6-17 19:51

结贴了哈

怎么busy信号在中间时有个下降的时刻边缘

相关下载

相关帖子