是透明绝缘胶的固晶，之后又做胶和PCB板的对比，取同一片上的芯片，如下：
停电前的初始值至老化18h的测试，测试结果都是正常衰减，
18h测试后模拟当天停电一晚，再做测试结果持续如下（现已经140h）： 1、封装使用（透明胶+之前发生过异常的ＰＣＢ板），2组结果都有LOP异常偏高（第一组部分异常偏高>10%，第二组全部偏高>10%）
2、封装使用（透明胶+新PCB板），2组结果（部分几颗LOP偏高>10%，同时也有正常衰减的情况）
3、封装使用（信越ker-3000m2+发生过异常的PCB板），（部分几颗LOP偏高>10%，同时也有正常衰减）
4、封装使用（信越ker-3000m2+新PCB板），2组结果都是正常的衰减 0.5%作业，无LOP偏高现象、
以上现象请问老师可以给确诊吗？另外您所说的原理应力导致的界面或介曾是指芯片还是指胶?感谢
|
楼主
标题置顶
标题高亮
