发新帖我要提问
返回列表
打印
[FPGA]

关于FPGA时钟管脚

[复制链接]
1058|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
3008202060|  楼主 | 2014-6-23 10:20 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时钟, 管脚, 电路, 电路图
我电路图中这样的连接正确吗？ 时钟ECKDB连n还是p有讲究吗？多谢多谢

1.jpg (504.29 KB )

1.jpg

使用特权

评论回复 赏

相关下载

相关帖子
沙发
3008202060|  楼主 | 2014-6-23 15:14 | 只看该作者
自己顶一下。。

使用特权

评论回复 赏
板凳
hank2014| | 2014-6-24 09:17 | 只看该作者
我用的sp3的，没问题，连n或者p都可以

使用特权

评论回复 赏
地板
3008202060|  楼主 | 2014-6-24 09:56 | 只看该作者
hank2014 发表于 2014-6-24 09:17
我用的sp3的，没问题，连n或者p都可以

好的 谢谢

使用特权

评论回复 赏
5楼
Ruihuan| | 2014-7-8 15:46 | 只看该作者
亲 你若用是的差分时钟必须严格按照P/N来接，一般的话不存在问题

使用特权

评论回复 赏
6楼
3008202060|  楼主 | 2014-7-17 15:23 | 只看该作者
Ruihuan 发表于 2014-7-8 15:46
亲 你若用是的差分时钟必须严格按照P/N来接，一般的话不存在问题

谢谢~~ 不是差分信号

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

3008202060

48

主题

200

帖子

1

粉丝