ADC芯片采样率与量化后的数据位宽是否成反比

只看该作者 · 2014-6-23 23:26

请问有没有这样的结论，如果有，想了解一下为什么，提供个资料什么的看看最好。

只看该作者 · 2014-6-24 17:41

本帖最后由 nethopper 于 2014-6-24 17:49 编辑

参考这个视频吧，第1分16秒到第3分56秒有介绍： http://v.youku.com/v_show/id_XNzI1MzAzMzUy.html

只看该作者 · 2014-6-24 22:45

nethopper 发表于 2014-6-24 17:41
参考这个视频吧，第1分16秒到第3分56秒有介绍： http://v.youku.com/v_show/id_XNzI1MzAzMzUy.html ...

能否用汉语解释一下，我英语比较捉急，不好意思。

只看该作者 · 2014-6-24 22:52

ADC芯片一般不提供这个功能，但通过一定的信号处理能实现这个功能

只看该作者 · 2014-6-24 23:09

nethopper 发表于 2014-6-24 22:52
ADC芯片一般不提供这个功能，但通过一定的信号处理能实现这个功能

我是想说，比如：
A芯片，可以工作到300MHz，其量化后的数据可以达到14bit
B芯片，可以工作到1GHz，它只能量化8bit位宽
是否是其工作原理会导致这样一个结果趋势，能达到高频率采样的ADC芯片，其量化的位宽相对较小。
您是这么理解问题的么。

只看该作者 · 2014-6-25 09:10

是这样的

只看该作者 · 2014-6-25 21:33

nethopper 发表于 2014-6-25 09:10
是这样的

也就是说我标题中所述的这个说法并不成立是么？

只看该作者 · 2014-6-27 13:19

不成立