21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › EPM1270F100输入时钟的最大值为5V，可行吗
返回列表 发新帖我要提问

[CPLD] EPM1270F100输入时钟的最大值为5V，可行吗

[复制链接]
1423|3
 楼主| chenkai669 发表于 2014-6-27 09:18 | 显示全部楼层 |阅读模式
时钟, EPM1270, CPLD, PLD, 信号
    有个问题请问一下，我有个电路，有用到EPM1270F100，其中有个送到EPM1270F100处理的时钟信号最大值有5V，那么这个时钟经过CPLD出来后会被削波或者有其他影响吗？
回复

收藏 举报

相关帖子
 楼主| chenkai669 发表于 2014-7-2 10:17 | 显示全部楼层
没人回，自己顶一下
回复

收藏 举报

lzscan 发表于 2014-7-3 10:07 | 显示全部楼层
哥们，接之前得看数据手册！
回复

收藏 举报

habc987 发表于 2014-7-3 22:57 | 显示全部楼层
lzscan 发表于 2014-7-3 10:07
哥们，接之前得看数据手册！

对滴
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

chenkai669

19

主题

95

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部