求大师设计一个计时器

发表于 2014-6-29 20:11

本帖最后由磊哥来了于 2014-6-29 20:13 编辑

这是课程设计，求大神给个简单的Verilog程序，

数字码表功能，可能提供毫秒级的精度，格式 59：59 :99
目标：
      设计一个电子码表，使用CDC以BCD码显示时间，精度达毫秒级。；
要求：
1)       时钟信号为开发板上100MHz时钟信号。
2)       输入有复位信号、按键，输出为CDC以BCD码显示的时间；
3)       码表能同时存储3组时间，可通过按键逐次翻阅；

发表于 2014-7-4 17:20

这是做毕业设计吧，呵呵。

[FPGA] 求大师设计一个计时器

相关帖子

浏览过的版块

技术高手奖章

常驻人口

甘甜之泉水