发新帖我要提问
返回列表
打印
[FPGA]

求大师设计一个计时器

[复制链接]
1127|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
磊哥来了|  楼主 | 2014-6-29 20:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CD, 信号, dc, 时钟信号, 精度
本帖最后由 磊哥来了 于 2014-6-29 20:13 编辑

这是课程设计，求大神给个简单的Verilog程序，

数字码表功能，可能提供毫秒级的精度，格式 59：59 :99
目标：
        设计一个电子码表，使用CDC以BCD码显示时间，精度达毫秒级。；
要求：
1)        时钟信号为开发板上100MHz时钟信号。
2)        输入有复位信号、按键，输出为CDC以BCD码显示的时间；
3)        码表能同时存储3组时间，可通过按键逐次翻阅；

使用特权

评论回复 赏

相关下载

相关帖子
沙发
andous| | 2014-7-4 17:20 | 只看该作者
这是做毕业设计吧，呵呵。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

磊哥来了

1

主题

3

帖子

0

粉丝