我用QUARTUS生成了一个单通道4bit的ALTLVDS_TX和一个单通道4bit的ALTLVDS_RX。单独用modelsim对tx进行仿真的时候,输出的串行数据是没问题的,然后我在testbench中将tx与rx在tb中将tx的输出时钟与输出数据直接与rx的输入时钟和输入数据端口相连接,却发现rx得到的并行数据里总是错一位。
比如依次发送的数据是0000和1111,则收到的是0001和111x。
有没有哪位高手知道这是为什么啊? 是因为我生成是设置的问题还是仿真时接口的问题啊?
附仿真图一张,蓝色标出了发送的lvds串行数据和clock数据
有点抽象,以连续发送三次的1110为例,是1110_1110_1110;
连续收到了三次1101,即1101_1101_1101,正好错开一位。 |