发新帖我要提问
返回列表
打印

求教：关于CMOS运放的线性度

[复制链接]
2048|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Hoff|  楼主 | 2007-9-30 22:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CMOS, 线性, 运放, 仿真, 信号
我在对一个两级单端输出CMOS运放的线性度进行仿真的时候，发现随着输入信号幅度的增大，它的总谐波失真THD反而是逐渐变好的，（仿真时接成了＋1的跟随器，输入信号的幅度限制在正常输出摆幅之内），但是我觉得按照非线性级数表达式，在输入信号加大的时候，高阶项应该变得更显著啊。请各位大侠指教一下，谢谢！ 

仿真是用spectre的transent分析 再用caculator中的thd函数

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Hoff

1

主题

2

帖子

0

粉丝