DM8168HDVPSS中的显示输出
概述![]()
图1 显示框图 从图1中我们可以发现有3个高清视频编码器(HD_VENC:HDMI、DVO2、HDCOMP)和1个标清编码器(SD_VENC),HD_VENC将来自COMP模块的视频数据进行编码,送到30bit宽的DVO(数字视频输出)端口。并产生视频信号。 我们还可以从图1框图中可以看到: 1) 有2个数字视频输出端口:DVO1(VOUT1)和DVO2(VOUT0)。 2) 有1个高清模拟分量的视频输出(HD_DAC)。 3) 有1个HDMI输出,这个输出是DVO1(VOUT1)的HDMI输出,二者内容是一样的。 4) 有1个标清模拟输出(SD_DAC) 5) 虽然有3个HD_VENC,但是并不是独立的。首先只有2个视频路径能连接到HDVENCs上,,另外,在后文我们也可以发现只有2个时钟源。所以,三个HDVENC必须有一个来自于其它2个同一视频数据源和时钟。因此,我们只能有2个不同内容的高清显示。而不是3个。所以RDK开发包中是这么做了。在RDK中,我们能得到HDMI(DVO1)、DVO2、SD_VENC,HDCOMP被系到DVO2上。关于这个问题的讨论见(遗憾的是,在这个讨论中,问者思路清晰,答者却不能让人信服): http://e2e.ti.com/support/dsp/davinci_digital_media_processors/f/717/p/239374/840710.aspx#840710
表2-3列出了显示端口与其对应的VENC。 ![]()
关于HDVPSS的时钟
![]()
按照表11,我们知道,所有的3个HD_VENC的像素时钟来自VideoPLL的SYSCLK13或SYSCLK15,而SD_VENC的像素时钟来自VideoPLL的SYSCLK17。 关于SYSCLK13、SYSCLK15、SYSCLK17见DM8168用户手册的第1.10.3.1.3节Video PLL。 ![]()
在图15中: 1) hd_venc_d_clk即为SYSCLK13;hd_venc_a_clk即为SYSCLK15;sd_venc_clk即为SYSCLK17。 2) hd_dac_clk可能是hd_venc_d_clk和hd_venc_a_clk之一。 3) 图15中的两处红字写的“总是1”,意思是:如果企图让HDMI和VOUT1同时工作,则hdmi_clk和dvo1_clk必须相等(因为DVO1和HDMI的内容是相同的,均是来自HD_VENC_D,因此点频必须相等),所以,hd_venc_d_clk的频率需要设置为HDMI或DVO1点频时钟的2倍。比如,如果HDMI(DVO1)输出1080p60分辨率的图像,应该把hd_venc_d_clk配置为297MHz。 4) 因为HDMI和VOUT1(DVO1)内容是相同的,而HDMI仅支持RGB或YUV444,所以,如果企图让HDMI和VOUT1同时工作,则VOUT1必须只能均工作在RGB或YUV444模式,而不能工作在YUV422模式。 5) 关于时钟的选择控制与使能的寄存器见VPSS手册的3.1.40,3.1.41等节。
**参见http://blog.csdn.net/shanghaiqianlun/article/details/12950583
|