[FPGA] DDR3的IP核仿真遇到的问题

[复制链接]
1250|0
 楼主| tcswyy999 发表于 2014-7-17 10:11 | 显示全部楼层 |阅读模式
大家好,我用ISE生成的DDR3的IP核仿真,使用的是自动生成的example design文件里面的sim.do,直接在modelsim里面运行。但是无法得到正确的波形,地址和数据等都是0或者是高阻态,网上说可能是没有赋初值导致的,但是我检查了rtl文件夹里traffic_gen中的文件,是如下设置的:
parameter BEGIN_ADDRESS            = 32'h00000100,
parameter END_ADDRESS              = 32'h000002ff,
do文件里面也读取这个文件的,不知道是怎么回事,求各位大神指点一二!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6

主题

14

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部