打印
[FPGA]

FPGA内置RAM核读写

[复制链接]
3951|14
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
mitianhui9|  楼主 | 2014-7-18 11:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
gaochy1126| | 2014-7-18 23:22 | 只看该作者
内核直接写地址就行的

使用特权

评论回复
板凳
gaochy1126| | 2014-7-18 23:22 | 只看该作者
没有说的这么麻烦的

使用特权

评论回复
地板
mitianhui9|  楼主 | 2014-7-21 08:56 | 只看该作者
gaochy1126 发表于 2014-7-18 23:22
没有说的这么麻烦的

内核直接写地址是什么意思?写地址与读地址也是分开的,INPUT跟OUTPUT是分开的,能不能用成INOUT型的?

使用特权

评论回复
5
gaochy1126| | 2014-7-21 21:52 | 只看该作者
6
mitianhui9|  楼主 | 2014-7-22 11:54 | 只看该作者
地址线并到一起了,输入输出数据线是不是还是不能并到一起???

使用特权

评论回复
7
mitianhui9|  楼主 | 2014-7-22 11:54 | 只看该作者
gaochy1126 发表于 2014-7-21 21:52
http://wenku.baidu.com/link?url=Zpf1GLOb9y2sEVduCsO_x5kUr6XA3YXamlgjnMot-ZZos--velyq_PdLYc3QfQ_a3ErG ...

地址线并到一起了,输入输出数据线是不是还是不能并到一起???

使用特权

评论回复
8
gaochy1126| | 2014-7-22 17:23 | 只看该作者
没有这么做的 ,不知道楼主遇到什么问题了?

使用特权

评论回复
9
mitianhui9|  楼主 | 2014-7-23 10:35 | 只看该作者
gaochy1126 发表于 2014-7-22 17:23
没有这么做的 ,不知道楼主遇到什么问题了?

主要占用FPGA引脚太多~其实也不是大问题~

使用特权

评论回复
10
gaochy1126| | 2014-7-23 11:18 | 只看该作者
mitianhui9 发表于 2014-7-23 10:35
主要占用FPGA引脚太多~其实也不是大问题~

你是做sopc?

使用特权

评论回复
11
mitianhui9|  楼主 | 2014-7-23 11:21 | 只看该作者
差不多吧,反正就是DSP加FPGA双核处理器实现一个控制系统,有很多控制模块,所以希望尽量少占资源~

使用特权

评论回复
12
mitianhui9|  楼主 | 2014-7-23 11:21 | 只看该作者
gaochy1126 发表于 2014-7-23 11:18
你是做sopc?

差不多吧,反正就是DSP加FPGA双核处理器实现一个控制系统,有很多控制模块,所以希望尽量少占资源~

使用特权

评论回复
13
gaochy1126| | 2014-7-23 11:22 | 只看该作者
用SDRAM

使用特权

评论回复
14
294897997| | 2014-7-23 17:27 | 只看该作者
mitianhui9 发表于 2014-7-23 10:35
主要占用FPGA引脚太多~其实也不是大问题~

简单双口RAM读写时序是很好控制的,如果你改成单口RAM后,地址线会合并,控制复杂且做不到你想要的数据线合并。
建议你用简单双口RAM,读、写数据地址都独立,然后再写一段代码把数据合并在一起。

使用特权

评论回复
15
mitianhui9|  楼主 | 2014-8-14 16:02 | 只看该作者
gaochy1126 发表于 2014-7-23 11:22
用SDRAM

可不可以把输入数据线和输出数据线直接接到一起?输入的时候输出数据线是高阻态,输出的时候输入数据线是高阻态,互不影响,应该不用再编什么外部程序了吧~

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

15

主题

51

帖子

0

粉丝