打印
[FPGA]

FPGA影响ARM,这个问题让我一头雾水

[复制链接]
1135|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
294897997|  楼主 | 2014-7-22 14:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
gaochy1126| | 2014-7-23 00:27 | 只看该作者
设置三态

使用特权

评论回复
板凳
294897997|  楼主 | 2014-7-23 10:06 | 只看该作者
gaochy1126 发表于 2014-7-23 00:27
设置三态

这个问题解决了,是因为使用WE和RD信号后,FPGA向数据线发送数据,干扰了ARM的boot

使用特权

评论回复
评分
参与人数 1威望 +2 收起 理由
gaochy1126 + 2 赞一个!
地板
gaochy1126| | 2014-7-23 10:25 | 只看该作者
294897997 发表于 2014-7-23 10:06
这个问题解决了,是因为使用WE和RD信号后,FPGA向数据线发送数据,干扰了ARM的boot ...

谢谢分享经验

使用特权

评论回复
5
294897997|  楼主 | 2014-7-23 13:51 | 只看该作者
gaochy1126 发表于 2014-7-23 10:25
谢谢分享经验

现在回头想想,因为总线信号NWE和NRD是低有效信号,控制FPGA和flash的读写,而这两个信号在FPGA内部未锁定时,默认被下拉,导致读flash出现异常,boot失败。
这样推断,锁定管脚后,是不会被下拉的,那此时管脚什么电平状态呢?

使用特权

评论回复
6
gaochy1126| | 2014-7-26 16:04 | 只看该作者
有些东西,没必要深究的。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

11

主题

34

帖子

1

粉丝