FPGA管脚不同情况下的状态，哪位大侠汇总一下呢？

只看该作者 · 2014-7-23 10:26

最近意识到FPGA越来越复杂，连简单的管脚状态都没有完全搞清，所以把问题汇总一下，路过的
大侠拔刀相助啊！
1、未锁定的外部悬空的管脚的电平状态（经查，默认是低电平）
2、未锁定的外部有硬件连接的管脚的电平状态（这个需要设置为高阻态，但不设置是什么状态呢）
2、锁定后，设置为input，只定义端口但内部未使用，管脚的电平
3、锁定后，设置为output，只定义端口但内部未使用，管脚的电平

只看该作者 · 2015-1-8 17:45

自己试验一下，或者是看看官方的datasheet

FPGA管脚不同情况下的状态，哪位大侠汇总一下呢？

相关下载

相关帖子

技术新星奖章

偶尔光临