发新帖我要提问
返回列表
打印
[FPGA]

FPGA管脚不同情况下的状态，哪位大侠汇总一下呢？

[复制链接]
1072|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
294897997|  楼主 | 2014-7-23 10:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 管脚, 电平, 端口, Input
最近意识到FPGA越来越复杂，连简单的管脚状态都没有完全搞清，所以把问题汇总一下，路过的
大侠拔刀相助啊！
1、未锁定的外部悬空的管脚的电平状态（经查，默认是低电平）
2、未锁定的外部有硬件连接的管脚的电平状态（这个需要设置为高阻态，但不设置是什么状态呢）
2、锁定后，设置为input，只定义端口但内部未使用，管脚的电平
3、锁定后，设置为output，只定义端口但内部未使用，管脚的电平

使用特权

评论回复 赏

相关下载

相关帖子
沙发
风魔小象| | 2015-1-8 17:45 | 只看该作者
自己试验一下，或者是看看官方的datasheet

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

294897997

11

主题

34

帖子

1

粉丝