打印

使用Altera parallel Flash loader IP核时的问题

[复制链接]
3028|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
东至Friday|  楼主 | 2014-7-23 10:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
做的内容是使用CPLD和FPGA利用FPP配置模式实现动态配置,CPLD选择的是MAX II 的EPM570,FPGA选择的是Cyclone III的EP3C25Q240芯片,Flash选择的是Spansion的S29GL128P,。还有就是对于IP核中的三个引脚的使用不明白:pfl_nreset ,pfl_flash_access_granted和pfl_flash_access_request,前两个我接的是3.3V的电源,对于第三个引脚的使用不怎么清楚,试验中我首先是选择的是PFL的Flash program功能,FPGA configuration 功能没有使用。
问题是:在使用PFL IP核的时候几种情况:

1.Device 1 silicon ID is not ready waiting for pfl_flash_access_granted to be asserted;

2.fialed to get access to the flash inte**ce

3.flash loader IP not loader on device 0;

4.can't recongnize silicon ID for device 1.
这几种错误不是同时出现的,是我每次调整pfl_nreset ,pfl_flash_access_granted和pfl_flash_access_request时出现的。
刚入门的还有很多不懂,还烦请给位前辈能指点下,先谢谢了

搜索更多相关主题的帖子: Flash loader PFL, FPP, parallel

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6

主题

29

帖子

0

粉丝