发新帖我要提问
返回列表
打印

FPGA 片间通信问题

[复制链接]
1364|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yangyang1|  楼主 | 2014-7-25 00:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, PGA, 通信
如题 求大神们指导一二

使用特权

评论回复 赏

相关下载

相关帖子
沙发
habc987| | 2014-7-26 23:00 | 只看该作者
什么速率的，说详细些

使用特权

评论回复 赏
板凳
我的祖国| | 2014-8-19 19:50 | 只看该作者
看什么FPGA了

三个等级吧

1）用IO管脚直接连接 这个曾经做到过几兆的数据率 bits/s 简单，普遍能用。

2）用FPGA的差分管脚，这个硬件设计的时候要考虑匹配电阻，走线要一般50欧姆阻抗，这个速率看手册吧，具体没在FPGA间试过

3）如果FPGA够高端，带硬件LVDS的话，直接用模块。可以有现成的协议。但是挺贵的。

使用特权

评论回复 赏
地板
小计地盘| | 2014-8-20 17:14 | 只看该作者
很简单的问题，关键点有三：
1、片间时钟需要统一，如前级芯片的时钟需要传到后级
2、数据传输需要使用通信协议的方式加包头来防止数据出错
3、那就是fifo咯

使用特权

评论回复 赏
5楼
小计地盘| | 2014-8-20 17:15 | 只看该作者
我说的是pianjianzhilian

使用特权

评论回复 赏
6楼
habc987| | 2014-8-20 21:47 | 只看该作者
低速的话SPI接口即可

使用特权

评论回复 赏
7楼
bestray| | 2014-9-2 17:59 | 只看该作者
fpga片间通信么问题呀 ~·

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

yangyang1

21

主题

68

帖子

0

粉丝