alter 异步fifo ip核读的时候数据出错

发表于 2014-7-26 10:22

我用的fifo写是8位，时钟50MHz 读是32位，时钟100MHz 读的时候没读出4字节的数据之后会隔两字节的数据，然后再读，而且读出来数据的顺序与写的顺序相反

比如：写进去的数据为 01，02，03，04，05，06，07，08，09，0A,0B,0C,0D
读出来的数据就为（0D,0C,OB,0A）,(07,06,05,04),(01,0D,0C,0B)

发表于 2014-7-26 10:36

你写完以后再读，还是一边写一边读？ modelsim 仿真看看波形

发表于 2014-7-26 10:40

我是用signaltap仿真的，边写边读的

发表于 2014-7-26 10:40

fanwei0722 发表于 2014-7-26 10:36
你写完以后再读，还是一边写一边读？ modelsim 仿真看看波形

我是用signaltap仿真的，仿真出来这个结果，边写边读的

发表于 2014-7-26 10:55

signaltap是逻辑分析仪，不是仿真。。

发表于 2014-7-26 22:23

你这是读比写快呀

发表于 2014-7-29 10:13

问题解决了，我把每次写的数据的个数改成2的幂就OK了

[FPGA] alter 异步fifo ip核 读的时候数据出错

相关帖子

浏览过的版块

技术新星奖章

[FPGA] alter 异步fifo ip核读的时候数据出错