打印

关于运放正负输入,看这个图

[复制链接]
3402|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
PLAYFPGA|  楼主 | 2007-10-22 08:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
awey| | 2007-10-22 09:04 | 只看该作者

不了解这个运放

如果输入为0V时,输出是Vcc/2,那就没问题。

使用特权

评论回复
板凳
computer00| | 2007-10-22 09:11 | 只看该作者

这个是差放,并且你的信号源内阻是50欧的。

使用特权

评论回复
地板
PLAYFPGA|  楼主 | 2007-10-22 11:15 | 只看该作者

Q

认为应该串电容,只要负的信号就可以抬高到正的输入范围内。

使用特权

评论回复
5
mygaojian| | 2007-10-23 11:46 | 只看该作者

不用串

不用串,我用过。

使用特权

评论回复
6
赤铸| | 2007-10-23 18:10 | 只看该作者

不需要电容

输入信号为负时,差放输入端并不为负

使用特权

评论回复
7
PLAYFPGA|  楼主 | 2007-10-24 09:17 | 只看该作者

2

请问“输入信号为负时,差放输入端并不为负”是什么意思? 芯片内部给抬高了?  

使用特权

评论回复
8
computer00| | 2007-10-24 09:28 | 只看该作者

不是芯片内部,而是输出端的反馈电阻

使用特权

评论回复
9
PLAYFPGA|  楼主 | 2007-10-29 18:32 | 只看该作者

1

奇怪,我按照上图接法,怎么差分输出上一个有动静,另一个没有反应呢?应该是输出两个相反的波形才对。

使用特权

评论回复
10
周峰| | 2007-10-30 09:36 | 只看该作者

asd

dsa

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

13

主题

41

帖子

1

粉丝