关于运放正负输入,看这个图

[复制链接]
4294|9
 楼主| PLAYFPGA 发表于 2007-10-22 08:45 | 显示全部楼层 |阅读模式
图上显示运放是单个电源供电,参考电压是电源电压的一半,输入信号图上显示是正负的,我觉得应该有个电容串联到输入信号端才对,请分析一下。
awey 发表于 2007-10-22 09:04 | 显示全部楼层

不了解这个运放

如果输入为0V时,输出是Vcc/2,那就没问题。
computer00 发表于 2007-10-22 09:11 | 显示全部楼层

这个是差放,并且你的信号源内阻是50欧的。

 楼主| PLAYFPGA 发表于 2007-10-22 11:15 | 显示全部楼层

Q

认为应该串电容,只要负的信号就可以抬高到正的输入范围内。
mygaojian 发表于 2007-10-23 11:46 | 显示全部楼层

不用串

不用串,我用过。
赤铸 发表于 2007-10-23 18:10 | 显示全部楼层

不需要电容

输入信号为负时,差放输入端并不为负
 楼主| PLAYFPGA 发表于 2007-10-24 09:17 | 显示全部楼层

2

请问“输入信号为负时,差放输入端并不为负”是什么意思? 芯片内部给抬高了?  
computer00 发表于 2007-10-24 09:28 | 显示全部楼层

不是芯片内部,而是输出端的反馈电阻

 楼主| PLAYFPGA 发表于 2007-10-29 18:32 | 显示全部楼层

1

奇怪,我按照上图接法,怎么差分输出上一个有动静,另一个没有反应呢?应该是输出两个相反的波形才对。
周峰 发表于 2007-10-30 09:36 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

13

主题

41

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部