verilog中从高电平到高阻跳变，算不算一次下降沿？

只看该作者 · 2014-7-29 22:05

本帖最后由平常心kxy 于 2014-7-29 22:07 编辑

今天用modelsim仿真夏宇闻老师的一个并转串的一个程序。
always@(negedge sda)
  begin
  if(scl)
start<=1;
  else if(stop)
start<=0;
  end

这段在sda的下降沿对start进行操作。。。。仿真中，start在sda到高阻的跳变中start <=0.了。。。不知道为什么？如图所示。

只看该作者 · 2014-7-30 09:20

不算啊

1万 · 2014-7-31 16:37

不解，关注。

只看该作者 · 2014-7-31 19:08

楼主可以加一个if（sda==1‘b0）来判断是不是从1变0；实际电路中高阻态这个电平是没有的，所以仿真时尽量避开吧。

只看该作者 · 2014-7-31 20:17

luyaker 发表于 2014-7-31 19:08
楼主可以加一个if（sda==1‘b0）来判断是不是从1变0；实际电路中高阻态这个电平是没有的，所以仿真时尽量避 ...

我也是初学者。电路中应该有三态的概念吧。如果是控制信号为0，那输入就是高阻了
就是这条语句assign sda=link_sda_sdabuf? sda_buf:1'bz;
sda是模块1送给模块2的信号。。如果link _buf=0。那对于模块2就是高阻输入了。
我这样理解对不对：对于模块2，来说，输入信号是高阻态，那sda的电平可高可低，这取决于负载。如果负载是低电平，那sda会被拉低。同理负载是高电平，sda为置高