发新帖我要提问
返回列表
打印
[FPGA]

时序约束出现问题

[复制链接]
883|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
3008202060|  楼主 | 2014-7-30 09:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时序, ck, TE, create, AD
我没有办法对时钟进行约束，出现的是这样的，我把它自动生成的注释掉还是不行，Ignored create_clock: Incorrect assignment for clock.  Source node: SYSCLK already has a clock(s) assigned to it.  Use the -add option to assign multiple clocks to this node.  Clock was not created or updated.跪求解决方法

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

3008202060

48

主题

200

帖子

1

粉丝