发新帖我要提问
返回列表
打印

请问如何消除过冲

[复制链接]
1936|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zihengstar|  楼主 | 2007-10-23 15:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
脉冲, FPGA, PGA, 定时
FPGA输出了脉宽50ns的脉冲，过冲太大，稳定时间也比较长，上升和下降沿的剑锋大概比正常脉冲高了一倍，请问有什么办法能消除吗？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
michael_li| | 2007-10-23 16:24 | 只看该作者

這個估計你layout出了問題

使用特权

评论回复 赏
板凳
PLAYFPGA| | 2007-10-24 09:35 | 只看该作者

1

要不就串个电阻

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zihengstar

2

主题

5

帖子

1

粉丝