打印
[FPGA]

项目紧急,在quartusII中如何给以分配引脚设置为输入三态

[复制链接]
1324|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wangjia1435|  楼主 | 2014-8-4 11:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
dark_522| | 2014-8-4 16:15 | 只看该作者
那就直接设置为输入为低呗

使用特权

评论回复
板凳
wangjia1435|  楼主 | 2014-8-5 09:09 | 只看该作者
我在程序里一开始就把所有IO口寄存器置0了,开始确实IO口会是低,然后他会自动将电平拉高到1.5V。我想知道这个是由什么原因导致的

使用特权

评论回复
地板
wangjia1435|  楼主 | 2014-8-5 09:14 | 只看该作者
还有后面我自己做了一个简单的比较电路,两输入一输出,当输入为逻辑相同时输出为高,输入逻辑不同时输出为低。在input口不接外部信号的时候,用示波器测得,两个input引脚电平也为1.5v,output引脚为3.3v。如果我想要在没有接入外部信号时,他的input,output都为0,应该怎么做呢,求高手指点啊,第一次做FPGA项目

使用特权

评论回复
5
nethopper| | 2014-8-5 10:42 | 只看该作者
unused pin input tri state 通常需要外接电阻来给输入端一个已知电平。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

7

帖子

0

粉丝