发新帖我要提问
返回列表
打印
[FPGA]

关于testbench里面添加仿真模型的问题

[复制链接]
864|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
tcswyy999|  楼主 | 2014-8-6 10:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
仿真模型, testbench, DDR, DDR3, des
大家好，我最近在学习使用DDR3的IP核，是用ISE生成的。在论坛上看到一个教程，按照他的做法，使用自动生成的example design文件夹里的rtl和user design文件夹里的rtl的代码建立了一个工程，并且对example_top.v文件做了修改，添加了一个自己写的输入信号控制器。但是仿真的时候要求连接DDR3模型，我想请问各位大神，这个DDR3模型是指的在example design/sim里面的ddr3_model么？如何在testbench中添加呢？求各位大神不吝赐教

使用特权

评论回复 赏

相关下载

相关帖子
沙发
tcswyy999|  楼主 | 2014-8-6 15:19 | 只看该作者
有没有谁也在做这个的，愿意交流一下么？QQ：437113277

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

tcswyy999

6

主题

14

帖子

1

粉丝