时间如闪电板快呀，，不知不觉从西安比赛完，都回学校了，，放松了一晚，今天是时候好好总结下了。
比赛的平台是xilinx ZedBoard 是FPGA和ARM CORTEX A9的完美结合体；
硬件外设如下图（官方图：）
我们的题目是基于这个ZedBoard的__视频流的人脸识别
识别的算法采用的是PCA，，但是在后期的调试和实验中发现，，PCA的效果很容易受到环境，比如光照强度，背景，摄像头像素等影响；
如果后期的改进的话，，考虑采用 ICA 和 Fisher算**更好，，不多说了，，上一些自己总结的资料吧:)
我们的设计框架大致如下：ARM(Linux + opencv + qt) 驱动摄像头 和 HDMI的视频输出接口（这个可以参考Zedboard_Digilent官方资料）
--》ARM完成视频图片的预处理（人脸的捕获和格式转换）--》ARM通过AXI总线把预处理的数据--》FPGA_PCA人脸识别--》FPGA通过AXI总线把识别的结果反馈给ARM--》显示识别的效果
上图是FPGA硬件完成的工作，，这里有2个大的难点：
（1）AXI 总线问题，，在考虑由ARM预处理数据的带宽和实时性时，，可以优先考虑AXI_Stream，，但是AXI_LITE调试更方便，，需要权衡折中AXI
（2）当完成一路的PCA时，，想通过例化多路PCA时，，这一点其实应该优先考虑在一路PCA基础上采用流水线方法，，在Planahead ，ise， xps中的调试还是挺考耐心的，，，:)
在后期实验中，，处理ARM和FPGA的同步问题时，，FIFO和BRAM帮了大忙，，对于异步时钟，，这是个不错的方法。
在前期的MATLAB算法实现时，，xilinx 和matlab 的结果工具 --system generator 工具对于仿真和hdl 的建模参考很好！
system generator 参考资料：
xilinx 常见问题：
ISE 教程：
引脚约束注意事项：
7系列开发工具vivado——DEMO
verilog_hdl学习资料：
V_hdl学习资料：
xilinx_test_bench:
最后分享OPENCV 和RF_FPGA::)
OPENCV资料太大了，，
xilinx_hls的官方资料：
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有账号？注册
×
|
楼主
