发新帖我要提问
返回列表
打印
[FPGA]

跨时钟传输数据，写侧数据是8个8位的，怎么让读16位，每次读2个，4次读完

[复制链接]
920|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
西望遥安|  楼主 | 2014-8-9 14:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, 传输数据, HDL, VHDL, hd
用VHDL 实现

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

西望遥安

1

主题

1

帖子

0

粉丝