FPGA内置RAM

发表于 2014-8-11 10:00

FPGA内置RAM的读数据线和写数据线是分开的，可以在外部接到一起吗？因为要与DSP读写总线相连，实现读写数据。

发表于 2014-8-14 15:57

自己顶一个，一句话的事啊~

发表于 2014-8-14 22:51

这个不是问过了么？

发表于 2014-8-14 22:52

你可以自己在内部自己写个模块实现这个的，通过读写口来实现这个的并口。

发表于 2014-8-15 08:55

gaochy1126 发表于 2014-8-14 22:52
你可以自己在内部自己写个模块实现这个的，通过读写口来实现这个的并口。 ...

直接将RAM输入输出引到一起，接个INOUT口，不行吗？

发表于 2014-8-15 13:37

mitianhui9 发表于 2014-8-15 08:55
直接将RAM输入输出引到一起，接个INOUT口，不行吗？

可以，通过读写使能

发表于 2014-8-18 10:44

gaochy1126 发表于 2014-8-15 13:37
可以，通过读写使能

刚刚实验了，确实可以，也就不用再加个壳了~谢谢~

发表于 2014-9-12 09:31

肯定可以啊~

[FPGA] FPGA内置RAM