7.3 上电
这节综述了SAM D21的加电顺序。加电以后的行为由电源管理来完成
请参考：“PM-Power Manager” on page 106”的描述。
7.3.1 开始时钟
在上电之后，芯片被设为初始状态并保持复位，直到电源稳定了。当电源一稳了，芯片将工作在1MHz.这个时钟是从8MHz内部时钟（OSC8M）分出来的，8分频的时钟是产生时钟发生0的时钟源之一。通用时钟发生器0是电源管理器（PM）的主时钟。
一些同步系统时钟被激活，允许软件运行。
请参考”Clock Mask Register”一节在”PM-Power Manager”on page 106 所列默认外设时钟运行。系统同步时钟开始运行在默认的没有被分频的1MHz时钟由通用时钟发生器0产生。其它的通用时钟被禁止除了GCLK_WDT,那个是看门狗用的时钟。
7.3.2 I/O管脚
加电后，I/O管脚为三态。
7.3.3 获取初使指令
在复位被释放之后，CPU 开始获取得PC和SP 的值从复位地址，那就是从0x00000000开始。这个地址指向第一个在flash中可执行的地址。从flash内读出的代码是可自由配系统时钟和时钟源。请参考““PM – Power Manager” on page 106, “GCLK – Generic Clock
Controller” on page 84 and “SYSCTRL – System Controller” on page 138“的描述.可以参考ARM结构参考手册以获得更多的关于CPU启动的信息(http://www.arm.com).
7.4 电源复位和掉电检测器
SAM D21 内嵌三个特性用来监视，警告或复位芯片：
POR:上电复位在VDDANA
BOD33:掉电检测在VDDANA
BOD12:内部掉电检测电压效准器在VDDCORE。内部BOD电压效准是在产品中效准备，效准配置存贮在非易失性存贮器用户线中。这个配置能被改变如果BOD12用户线被确保执行正确的行为。
7.4.1 在VDDANA上的加电复位
POR 监视VDDANA.它总是活动和监视电压在启动进和在所有的休眠模式。如果VDDANA电压最于门槛电压则整个芯片复位。
7.4.2 VDDANA上的掉电监视
BOD33监视VDDANA。请参考”SYSCTRL-System Controller”
7.4.3 VDDCORE 上的掉电检测
当芯片开始加电，BOD12监视内部VDDCORE.
SAM D21的内存映射
|
楼主
标题置顶
标题高亮
