|
10．处理器和结构 10.1 Cortex M0+ 处理器 The Atmel|SMARTSAM D21 实现ARMCortex-M0+ 处理器，以ARMv6架构为基础支持Thumb-2 指令集。Cortex M0+ 其指令100%的兼容其以前的，Cortex_M0 核，并且向上兼空Cortex-M3和Cortex-M4核。Cortex-M0+实现了rop1版本。更多信息请参考： 10.1.1 Cortex M0+ 配置 注意：所有的软件运行在特权模式下 ARM Cortex-M0+核有两条总线接口： 。32比特 AMBA-3 AHB-Lite 系统接口，提供外设和所有系统存贮器，包括flash和RAM。 。32比特I/O接口总线同PORT接口，单指令周期存取。 10.1.2 Cortex-m0+ 外设 。系统控制空间 。系统时间(Systick) 系统定时器是一个24 比特定时器它扩展了处理器和NVIC 的功能。请参考Cortex-M0+ 的技术参考手册www.arm.com 。 中断控制系统(NVIC) 外部中断信号连接到NVIC,NVIC把中断进行优先排序。软件能设置每个中断的优先级.NVIC和Cortex-Mo+ 处理器核紧密地配对，提供低门槛中断处理和延时到达中断的处理。 。系统控制块(SCB) 系统控制块提供系统执行消息，和系统控制。包括配置，控制，和报告系统的异常。 。微轨迹缓冲(MTB) CoreSight MTB 提供了一个在Cortext-M0+上简单执行轨迹的能力。 10.1.3 Cortex-M0+ 地址映射 10.1.4 I/O接口 10.1.4.1 概览 因为处理AMABAHP-Lite 和单周期I/O接口能被做成同步，当处理I/O时，Cortex-M0+处理器能取下一条指令。这可以使单周期处理I/O能同希望的一样长。
| 
楼主
标题置顶
标题高亮
