MSP430基本时钟系统控制寄存器设置

[复制链接]
1142|0
 楼主| 陶志峰 发表于 2014-8-15 16:29 | 显示全部楼层 |阅读模式
BCSCTL2|=SELM1+SELS;              //MCLK为8MHZ,SMCLK为8MHZ
其中头文件定义是BCSCTL2=0x58
SELM1=0x80
SELS=0x08
是这么执行的么 BCSCTL2=0x58|(0x80+0x08)
BCSCTL2=1101 1000 要是这样算出来的话MCLK时钟源为LFXT1CLK而不是XT2(8MHZ)啊。请教
您需要登录后才可以回帖 登录 | 注册

本版积分规则

9

主题

29

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部