发新帖我要提问
返回列表
打印

关于时序约束

[复制链接]
1104|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
side8666|  楼主 | 2014-8-26 09:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时序, FPGA, PGA, FPGA设计, pga设计
FPGA设计的整个流程中包括时序约束，时序分析这个环节。由于做FPGA的时间不长，对这个环节不怎么熟悉。
我想知道，如果我的singaltab ，能得到预期的效果。我是不是可以对时序约束，分析环节这个环节，做的稍微简单点，或者不做？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
gaochy1126| | 2014-8-26 10:54 | 只看该作者
如果不是很复杂的设计，可以不做

使用特权

评论回复 赏
板凳
gaochy1126| | 2014-8-26 10:54 | 只看该作者
不约束可以满足大部分需要的

使用特权

评论回复 赏
地板
side8666|  楼主 | 2014-8-26 14:54 | 只看该作者
gaochy1126 发表于 2014-8-26 10:54
不约束可以满足大部分需要的

请问下！如果复杂点的。signaltab,正确。是不是可以不用做时序约束？

使用特权

评论回复 赏
5楼
gaochy1126| | 2014-8-27 14:38 | 只看该作者
是的。

使用特权

评论回复 赏
6楼
siyida| | 2014-8-30 09:53 | 只看该作者
学习

使用特权

评论回复 赏
7楼
bestray| | 2014-9-12 09:30 | 只看该作者
时序约束不过可能影响产品稳定性~

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

side8666

14

主题

45

帖子

1

粉丝