发新帖我要提问
返回列表
打印
[FPGA]

如何修正时序约束中slack为负的问题

[复制链接]
2264|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
3008202060|  楼主 | 2014-9-5 10:47 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
AC, ck, 时序, ICL, ic
我已经在sdc文件中做了约束了create_clock -name {iclk_27M} -period 37.000 -waveform { 0.000 18.500 } [get_ports {iclk_27M}]但是它的slack还是负的 这个应该咋解决啊

1.jpg (289.76 KB )

1.jpg

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zxc729| | 2014-9-7 10:16 | 只看该作者
你的设计里有2个时钟？是不是存在跨时钟域的问题？

使用特权

评论回复 赏
板凳
3008202060|  楼主 | 2014-9-9 17:01 | 只看该作者
zxc729 发表于 2014-9-7 10:16
你的设计里有2个时钟？是不是存在跨时钟域的问题？

恩恩 是呢 是要写set_clock_groups -async -group {iclk_27M}吗

使用特权

评论回复 赏
地板
zxc729| | 2014-9-11 21:41 | 只看该作者
好像这样也不行的，具体我也不是特清楚。这2个时钟是异步的，你首先应该处理下，最好能变成同步时钟

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

3008202060

48

主题

200

帖子

1

粉丝