打印
[技术]

低温漂的CMOS带隙基准电压源

[复制链接]
1902|18
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
i1mcu|  楼主 | 2014-9-10 00:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
近年来,由于集成电路的飞速发展,基准电压源在模拟集成电路、数模混合电路以及系统集成芯片(SOC)中都有着非常广泛的应用,对**模拟电子技术的应用和发展也起着至关重要的作用,其精度和稳定性会直接影响整个系统的性能。因此,设计一个好的基准源具有十分现实的意义。
1 带隙基准电路的基本原理

带隙基准电压源的目的是产生一个对温度变化保持恒定的量,由于双极型晶体管的基极电压VBE,其温度系数在室温(300 K)时大约为-2.2 mV/K,而2个具有不同电流密度的双极型晶体管的基极-发射极电压差VT,在室温时的温度系数为+0.086 mV/K,由于VT与VBE的电压温度系数相反,将其乘以合适的系数后,再与前者进行加权,从而在一定范围内抵消VBE的温度漂移特性,得到近似零温度漂移的输出电压VREF,这是带隙电压源的基本设计思想。  

相关帖子

沙发
i1mcu|  楼主 | 2014-9-10 00:38 | 只看该作者
1.1 带隙基准电压源核心电路

本文提出的电路核心结构如图1所示,在电路中双极晶体管构成了电路的核心,实现了VBE与VT的线性叠加,获得近似为零温度系数的输出电压。图1中双极型晶体管Q1和Q2的发射区面积相同,Q3和Q4的发射区面积相同,考虑设计需求,取Q1和Q2的发射区面积为Q3和Q4的发射区面积的8倍。






使用特权

评论回复
板凳
i1mcu|  楼主 | 2014-9-10 00:38 | 只看该作者
假设双极晶体管基极电流为零,运放的增益足够大,则a点和b点的电压相等,即:






使用特权

评论回复
地板
i1mcu|  楼主 | 2014-9-10 00:39 | 只看该作者







使用特权

评论回复
5
i1mcu|  楼主 | 2014-9-10 00:39 | 只看该作者
在实际电路中,经过计算可知当取R3/R1=2.3066时,可以得到室温下的近似零温度系数的输出参考电压。


1.2 带隙基准电压源总体电路


带隙基准电压源总体电路总共由4部分组成:A部分是启动电路,B部分提供偏置电压,C部分是运算放大器,D部分是带隙电压源的核心部分。其中核心部分是由双极晶体管构成,实现了VBE和VT的线性叠加,获得近似零温度系数的输出电压。总体电路如图2所示。

使用特权

评论回复
6
i1mcu|  楼主 | 2014-9-10 00:39 | 只看该作者







使用特权

评论回复
7
i1mcu|  楼主 | 2014-9-10 00:39 | 只看该作者
1.3 运放的失调对基准源的影响

基准源中运放的设计是非常重要的,运放的失调是基准源的一个主要误差源。由于不对称性,运放会受到输入失调的影响。假设失调电压为Vos,经计算得到含失调电压的输出公式为:






使用特权

评论回复
8
i1mcu|  楼主 | 2014-9-10 00:39 | 只看该作者
可见,Vos的大小可能导致相当大的基准源输出电压误差。此外,Vos自身是温度的函数,和理想运算放大器相比,会引入一定的误差,而由运算放大器电源抑制比PSRR引入的误差可以折合成失调输入电压Vos也将和电源有关。这样,为了减小失调对基准电压的影响,运放的失调就要尽可能地小。然而,引起失调的原因有许多,如晶体管之间的不匹配、运放输入级管子阈值电压的不匹配、运放的有限增益等等。因此,实际上,Vos是很难完全消除的,但通过提高运放的增益和细致地设计版图可以减小它对基准电压的影响,提高基准电压源的精度。

使用特权

评论回复
9
i1mcu|  楼主 | 2014-9-10 00:39 | 只看该作者
1.4 电源抑制比


电源抑制比(PSRR)是电路对电源电压频率变化的抑制能力,是从运放的输入到输出的开环增益与从电源到运放输出的增益之比,用KPSR表示。对带隙基准而言,由于输出电压和Vdd无关,所以Vdd的变化基本上不会影响输出参考电压的影响。但是随着工作频率的提高,由于电容耦合的原因导致输出电压在高频时会受到Vdd的波动的影响,从而影响输出电压的稳定性。具体的电路设计中考虑了这一点,在电路中采用了自偏压cascode结构的电流镜,同时在输出端接一对地滤波电容,输出电压的电源抑制特性就得到了很好的提高。

使用特权

评论回复
10
i1mcu|  楼主 | 2014-9-10 00:39 | 只看该作者
1.5 启动电路


启动电路也是带隙基准源中一个重要的部分。如图2中A部分所示,电路可能会出现零输出的情况。因为放大器两端的输入都为零电平时,电路处于一种不工作状态,因此需要一个启动电路来打破这种平衡。图中引入的启动电路由Mp1~Mp6和Mn1~Mn4组成。其工作原理是由Mp1~Mp4,Mn1组成的反向器驱动Mn2和Mn3,使Mn2和Mn3导通,从而通过a点和b点间接给运算放大器的两个差分输入端提供偏置电压,保证在系统加电的时候,输入差分对不会关断,当电路正常工作后,启动电路关断。

使用特权

评论回复
11
i1mcu|  楼主 | 2014-9-10 00:40 | 只看该作者
2 仿真结果


2.1 温度特性


该电路的仿真基于Chartered 0.25 μm models。仿真软件是T—SPICE,电源电压为3.3 V,R3/R1的比值为2.306 6,这样的结果在版图设计中比较容易实现,可以采用单元电阻串连的形式,有利于减少因为版图失配引起的误差。单元电阻的W=3μm,L=10 μm,方块电阻R=330 Ω,采用的第一层多晶实现。图3所示的是输出电压温度特性的仿真结果。

使用特权

评论回复
12
i1mcu|  楼主 | 2014-9-10 00:40 | 只看该作者







使用特权

评论回复
13
i1mcu|  楼主 | 2014-9-10 00:40 | 只看该作者
温度在-20~70℃之间变化,输出电压温度特性如图3所示,它的温度系数约为10 ppm/℃。因此,可以看出输出电压的温度特性并不是一直都为零,而是在一个温度范围内为零,在其他温度下为正值或者负值。这是由于基极一发射极电压、集电极电流、失调电压以及电阻随温度变化引起的。

使用特权

评论回复
14
i1mcu|  楼主 | 2014-9-10 00:40 | 只看该作者
2.2 电源抑制特性


图4是在1 Hz到10 GHz的范围进行扫描所得到的不同的电源抑制情况。低频时抑制情况不太好,在-10 dB左右,还有待于提高;高频抑制情况很好,基本稳定在-120 dB左右。与传统电路相比,本文提出的这种电路可以用于在各种系统尤其是高频系统中,这一点是传统电路所无法比拟的。

使用特权

评论回复
15
i1mcu|  楼主 | 2014-9-10 00:41 | 只看该作者




使用特权

评论回复
16
i1mcu|  楼主 | 2014-9-10 00:41 | 只看该作者
2.3 噪声特性


噪声是影响带隙基准源稳定性的主要因素之一。通常噪声分为外部噪声和内部噪声。外部噪声一般都由电源电压的变化以及其他电路的干扰造成。内部噪声主要包括热噪声和闪烁噪声。闪烁噪声的大小与频率成反比,因而在低频下主要为闪烁噪声,而高频下为热噪声,对于高频的热噪声,可以在输出端Vref处加一个RC低通滤波器解决掉,而低频的来自耦合到电源的噪声则是需考虑的,可以通过提高电源抑制比来减小。图5为电路在输出端和电源电压处的噪声特性,在输出端低频时噪声为10.4 nv/Rt,高频时噪声几乎为0 nv/Rt,性能很好。电源电压处的噪声为9.6nv/Rt左右。

使用特权

评论回复
17
i1mcu|  楼主 | 2014-9-10 00:41 | 只看该作者




使用特权

评论回复
18
i1mcu|  楼主 | 2014-9-10 00:41 | 只看该作者
2.4 电路其他参数

电路的其他方面的性能仿真结果如表1所示。表1的仿真结果是在电源电压为3.3 V的条件的测得的。有效电流指的是在电路正常工作的情况下从电源到地之间的电流,关断电流指的是在电路不工作的情况下从电源到地的漏电流。






使用特权

评论回复
19
i1mcu|  楼主 | 2014-9-10 00:41 | 只看该作者
3 结论


本文研究了一种在0.25 μm N阱CMOS工艺下采用一阶温度补偿技术的CMOS带隙基准电压源。电路经过参数优化后用T-SPICE仿真结果为:在3.3 V电源电压下的输出的参考电压为1.403 1 V,当温度在-20~70℃之间变化时,电路的温度系数达到了10x10-6/℃,室温下电路的功耗为5.283 1 mW,电路低频时的电源抑制比特性还不是很好,还有待于进一步的提高,高频时的电源抑制比非常好,因此本电路可以广泛应用于低功耗,低温漂,高频集成电路中。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

278

主题

8554

帖子

9

粉丝