请教双向端口顶层与底层连接的逻辑设计

登录 · 发表于 2014-9-11 18:07

功能：分别选择一个模块，数据打通，选择另一个模块，另一个数据连通。

请教，这个功能如何用verilog语言实现呢？

我这样写可以吗？如下：
input choose;
assign data  = choose ? data1 : data2;
assign data1 = choose ? data  : 0 ;
assign data2 = (!choose) ? data  : 0 ;

谢谢！

发表于 2014-9-18 23:12

你的“控制逻辑”就是一个多路器，只要第一条语句assign data = choose ? data1 : data2;就行了，后面2句删掉

发表于 2014-9-18 23:14

从图上看你的信号是双向的，还应该有个三态控制

[verilog] 请教双向端口顶层与底层连接的逻辑设计

本帖子中包含更多资源

相关帖子

评分

浏览过的版块

技术高手奖章

经常做客

技术新星奖章

欢快之小溪

以坛为家

社区建设奖章