打印

不能找到一个好的引脚布局方案,求助!

[复制链接]
939|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
424x3|  楼主 | 2014-9-17 23:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我想用PSoC4中QFN封装的CY8C4245LQI来设计BLDC的驱动器,用Mux同步切换检测反向电动势,用差分ADC获取对应相位的反相电动势大小,来检测过零事件。
用一个timer来获取外部调速PWM(2%~4% @50Hz)信号。
当然这颗芯片只是做一路的驱动器是很容易做到的,并且我也实现了。电路是在红板上搭建测试的,而现在想确定引脚布局 画出调试PCB,专门从新优化驱动程序。

而后来我发现,PSoC4有4个timer 可以做2个PWM发生和2个PWM捕获,这样我就想用一颗主控来做两路的BLDC驱动器,NMOS管也选择了双NMOS的英飞凌BSC0911。
另外也特别考虑了缩减尺寸,就开始考虑这种方案,引脚是够用的,我布局了所有的引脚,现在就差两路PWM的捕获输入引脚,无法找到连接方案。
主要的模拟引脚全部从P2引入。其他的Mux的设置也没有引起警告,我在考虑,是不是Timer/Counter 模式的Capture引脚也有固定的输入,但是在相关的手册上没有找到说明。

想请教经验丰富的大家,PSoC4里面的资源是否能够完成这样的设计,引脚怎么布局才能做到呢?

Dual_BLDC_Driver.cydsn.rar

915.73 KB

沙发
424x3|  楼主 | 2014-9-17 23:33 | 只看该作者
本帖最后由 424x3 于 2014-9-17 23:35 编辑


编辑:2楼图片重复...

使用特权

评论回复
板凳
424x3|  楼主 | 2014-9-17 23:42 | 只看该作者
现在主要是对各个模块的输入输出,与其他资源的连接,都有什么限制,怎么样使用才能发挥最大功能,没有找到这方面的资料。
现在自己摸索知道了,模拟部件的输入输入得参照Creator里面的analog布局,以及TRM上有一些介绍可以看出对引脚的限制
另外还有两组交叉互联的线  怎么个限制法现在也还在学习中

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

13

帖子

0

粉丝