14.6.1 操作原理
GCLK模块由8个通用时钟源和m通用时钟倍频繁器组成。
一个时钟源选择做为一个通用时钟发生器能被直接就用，或者可以被预分频在通用时钟发生器在发生器输出被用作一个或多个通用时钟倍频.
一个通用时钟倍频提供一个通用时钟给一个外设(GCLK_PERIPHERAL),一个通用时钟能被激活给一个或多个外设。
14.6.2 基础操做
14.6.2.1 初始化
在一个通用时钟使能之前，由通用时钟发生器产生的时钟源被使能。通用时钟必须被概述为以下几步：
1.通用时钟发生器分频因子必须被设置通过执行一个单32位比特宽的写，到通用时钟发生器的分频因子寄存器（GENDIV）：
。通用时钟发生器将要作为通用时钟的源必须写到ID比特组(GENCTRL.ID)
。分频因子必须写写到DIV比特组(GENDIV.DIV)
2.通用时钟发生器必须被使能通过执行一个32比特写到通用时钟发生器控制寄存器(GENCTRL)
。通用时钟发生器将要做为通用时钟的源必须被写到ID比特组(GENCTRL.ID)
。通用时钟发生器必须使能通过往GENEN比特写1(GENCTRL.GENEN)
3.通用时钟必须被配置通过执行一个16比特写到通用时钟发生器控制寄存器(CLKCTRL):
。通用时钟将被配置必须写ID比特组(CLKCTRL.ID)
。通用时钟发生器被用作通用时钟必须写GEN比特组(CLKCTRL.GEN)
|
楼主
标题置顶
标题高亮
