21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 关于memory的时序收敛
返回列表 发新帖我要提问

关于memory的时序收敛

[复制链接]
1612|4
 楼主| side8666 发表于 2014-9-22 15:13 | 显示全部楼层 |阅读模式
memory, 时序收敛, ICL, ic, mb
今天设计了一个memory数据 ：reg [31:0] wave[63:0];
发现Number of Logic Levels=35；虽然setup有余量但是很小。
请问下，这个情况怎么解决？
回复

收藏 举报

相关帖子
gaochy1126 发表于 2014-9-25 14:31 | 显示全部楼层
你这是需要几个数组？
回复

收藏 举报

gaochy1126 发表于 2014-9-25 14:32 | 显示全部楼层
reg [31:0] wave[64]
回复

收藏 举报

AIM1945 发表于 2014-9-25 19:11 | 显示全部楼层
slack不为负就行了嘛。要不放心，调整时序在关键路径上打一拍，或者使用block_ram.
回复

收藏 举报

polun 发表于 2014-10-22 19:52 | 显示全部楼层
AIM1945 发表于 2014-9-25 19:11
slack不为负就行了嘛。要不放心，调整时序在关键路径上打一拍，或者使用block_ram. ...

请问 调整时序在关键路径打一拍 是什么意思，应该怎么操作？
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

side8666

14

主题

46

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部