发新帖我要提问
返回列表
打印
[FPGA]

Spartan6 DDR控制器calib_done无法拉高

[复制链接]
1287|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
596863302|  楼主 | 2014-9-30 19:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
spartan6, ddr控制器, 信号, PLL, 供电
各位大神，想向大家请教个问题，我在用spartan6 的MCB控制DDR，仿真时一切都OK。可是上板子后，就发现calib_done信号一直不拉高。系统复位信号正常，PLL也正常lock了，测量给DDR的时钟信号正常，供电也正常，然后真的是没有头绪了，还恳请大神指点一下~谢谢~

使用特权

评论回复 赏

相关下载

相关帖子
沙发
beandy| | 2014-10-2 16:37 | 只看该作者
兄弟 你的DDR的问题解决了吗 我最近也在调这个，也遇到相同的问题了。加qq互相交流一下。QQ 475975189 验证是：王超

使用特权

评论回复 赏
板凳
andous| | 2014-10-8 12:19 | 只看该作者
这个应该没有那么困难吧

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

596863302

3

主题

3

帖子

0

粉丝