发新帖我要提问
返回列表
打印
[FPGA]

cyclone ii IP核 PLL倍频问题

[复制链接]
1120|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
raoxianbin|  楼主 | 2014-10-10 20:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
cyclone, ip核, 倍频, PLL, 时钟
如题，调用用EP2C8的PLL  IP核，遇到一个奇怪的问题，外部用的晶振是50M，想倍频到100M给外部的SDRAM使用，管脚分配没问题，遇到的问题是，无法输出100M的频率，只要不是50 M的整数倍就有时钟输出，例如 80M   等  ，       用modelsim仿真能出。想问下这是什么问题呢

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhaojingzb| | 2014-10-11 09:17 | 只看该作者
器件支持输出这么高的频率吗？
还有管脚是否支持

使用特权

评论回复 赏
板凳
raoxianbin|  楼主 | 2014-10-11 09:39 | 只看该作者
zhaojingzb 发表于 2014-10-11 09:17
器件支持输出这么高的频率吗？
还有管脚是否支持

支持，100M以上的频率照样也能有频率输出

使用特权

评论回复 赏
地板
raoxianbin|  楼主 | 2014-10-11 11:21 | 只看该作者
有遇到一样问题的人吗   麻烦解答下  谢谢！！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

raoxianbin

36

主题

244

帖子

1

粉丝