发新帖我要提问
返回列表
打印
[VHDL]

Quartus Ⅱ VHDL 仿真问题

[复制链接]
1609|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
蔚蓝柳叶|  楼主 | 2014-10-12 12:01 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
VHDL, 仿真, Quartus, AI, TI
下面是2选1多路选择器程序。
ENTITY MUX21A IS
PORT ( a, b, s : IN BIT;
             y : OUT BIT );
END ENTITY MUX21A;
ARCHITECTURE ONE OF MUX21A IS
  BEGIN
    PROCESS (a, b, s)
    BEGIN
      IF s = '0' THEN y<=a; ELSE y<=b;
      END IF;
    END PROCESS;
END ARCHITECTURE ONE;

                      2选1多路选择器时序图
         

当s='0'时，y<=a; 那么s的波形应该和a的相同。但仿真出来怎么a和s波形不一样（上图所示）、
本人初学VHDL，不吝赐教。谢谢！！！




使用特权

评论回复 赏

相关下载

相关帖子
沙发
icekoor| | 2014-10-12 15:30 | 只看该作者
程序没有问题，运行结果应该是y的波形应该和a的相同。看你的仿真结果，貌似是y的输出相对a有延时，延时时间为12ns，是不是你的仿真周期为12ns引起的。

使用特权

评论回复 赏
评分
参与人数 1威望 +3 收起 理由
蔚蓝柳叶 + 3 很给力!
板凳
蔚蓝柳叶|  楼主 | 2014-10-12 18:50 | 只看该作者
icekoor 发表于 2014-10-12 15:30
程序没有问题，运行结果应该是y的波形应该和a的相同。看你的仿真结果，貌似是y的输出相对a有延时，延时时间 ...

如何设置仿真周期？我只知道设置仿真结束时间，和网格大小。a的输入信号周期是10ns。

使用特权

评论回复 赏
地板
icekoor| | 2014-10-12 21:31 | 只看该作者
蔚蓝柳叶 发表于 2014-10-12 18:50
如何设置仿真周期？我只知道设置仿真结束时间，和网格大小。a的输入信号周期是10ns。 ...

VHDL测试代码我没有写过；
我用Verilog写测试文件时，用timescal设定仿真时间和精度；
`timescale 1ns / 100ps   代表timescale 仿真时间单位/时间精度；
意思是：
仿真的单位时间是1ns，仿真精度是100ps；

使用特权

评论回复 赏
评分
参与人数 1威望 +2 收起 理由
蔚蓝柳叶 + 2
5楼
通宵敲代码| | 2014-10-13 01:03 | 只看该作者
好久不错VHDL了

使用特权

评论回复 赏
评分
参与人数 1威望 +1 收起 理由
蔚蓝柳叶 + 1 赞一个!
6楼
蔚蓝柳叶|  楼主 | 2014-10-13 22:56 | 只看该作者
问题已解决。我选的是时序仿真，时序仿真是有延时的。换为功能仿真就没有延时了。

使用特权

评论回复 赏
7楼
chenzhi658| | 2014-10-14 16:46 | 只看该作者
蔚蓝柳叶 发表于 2014-10-13 22:56
问题已解决。我选的是时序仿真，时序仿真是有延时的。换为功能仿真就没有延时了。 ...

就这点逻辑，要延迟12ns ?没遇到过

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

蔚蓝柳叶
个人签名：柳桥静观峰岳时，杏香轻抚白云笑。

10

主题

81

帖子

1

粉丝