基于imx6q的adv7181视频解码输入csi0接口配置

只看该作者 · 2014-10-21 19:15

bsp版本是L3.0.35，飞思卡尔imx6q芯片。adv7181c的输出格式为16bit 4：2:2YCbCr，请问相应mxc_v4l2_capture.c里的csi0接口的接收格式配置应该如何配置？
以下是需要配置的地方：
在mxc_v4l2_s_param函数里：
csi_param.data_width = 0；
csi_param.clk_mode = 0；
csi_param.ext_vsync = 0；
csi_param.Vsync_pol= 0；
csi_param.Hsync_pol = 0；
csi_param.pixcl_pol = 0；
csi_param.data_pol = 0；
...
csi_param.mclk = 0；
if (ifparm.u.bt656.mode == V4L2_IF_TYPE_BT656_MODE_NOBT_8BIT) {
csi_param.data_width = IPU_CSI_DATA_WIDTH_8;

这些参数根据什么来设置，怎么样才能和adv输出的格式，极性对应上。
谢谢！！！

1万 · 2014-10-22 08:53

楼主你好，我帮你看一下哈，请耐心等待~~

只看该作者 · 2014-10-23 08:55

FSL_TICS_Rita 发表于 2014-10-22 08:53
楼主你好，我帮你看一下哈，请耐心等待~~

谢谢你帮我看一下！！！请问你看完了吗？
谢谢！

1万 · 2014-10-23 17:16

zgp2917 发表于 2014-10-23 08:55
谢谢你帮我看一下！！！请问你看完了吗？
谢谢！

楼主你好，关于ADV7181 的使用，建议你参考一下我们英文论坛中的帖子：ADV7181 on IMX6Q board，链接为：
https://community.freescale.com/message/316412#316412。

只看该作者 · 2014-10-23 18:56

FSL_TICS_Rita 发表于 2014-10-23 17:16
楼主你好，关于ADV7181 的使用，建议你参考一下我们英文论坛中的帖子：ADV7181 on IMX6Q board，链接为： ...

你好FSL_TICS_Rita
谢谢你的回复！你给我的这个链接，我之前看过。我想请教一下除了他们论坛里讨论的那些参数以外，比如我上面提到的那些参数，是要根据不同的输入格式进行不同设置？还是可以直接使用默认0，就是哪些重要参数需要设置使得我能调用v4l2_capture应用程序能捕获到一帧图像并在yuvtools工具上查看到这帧图像。论坛里也讨论到了如果adv输入的是VGA，输出的是16bit的4:2:2YCBCR，那么怎么设置cpu端csi接收的也是16bit的4:2:2的YCbCr（带行场同步的-HS和VS信号），论坛里好像没给出明确的回答，你能给我个回答，或者建议要怎么做吗？
谢谢！！！

1万 · 2014-10-27 16:26

zgp2917 发表于 2014-10-23 18:56
你好FSL_TICS_Rita
谢谢你的回复！你给我的这个链接，我之前看过。我想请教一下除了他们论坛里讨论的 ...

楼主你好，关于你这里问的问题，我需要帮你确认一下，请耐心等待~~

只看该作者 · 2014-10-28 13:53

FSL_TICS_Rita 发表于 2014-10-27 16:26
楼主你好，关于你这里问的问题，我需要帮你确认一下，请耐心等待~~

谢谢你！麻烦能快一点给我回复吗？因为我这里的项目有点紧！
谢谢！

1万 · 2014-10-28 14:37

zgp2917 发表于 2014-10-28 13:53
谢谢你！麻烦能快一点给我回复吗？因为我这里的项目有点紧！
谢谢！

楼主你好，关于这个问题要不你到我们的官网提交一个技术服务请求吧，会有我们全球的工程师给您回复的。因为你问的这部分内容我不是很熟悉，提交技术服务请求的链接为：https://bbs.21ic.com/icview-684518-1-1.html。你点击申请SR，把问题描述清楚就OK了。

只看该作者 · 2014-10-28 21:35

FSL_TICS_Rita 发表于 2014-10-28 14:37
楼主你好，关于这个问题要不你到我们的官网提交一个技术服务请求吧，会有我们全球的工程师给您回复的。因 ...

嗯好的谢谢！

1万 · 2014-10-29 14:47

zgp2917 发表于 2014-10-28 21:35
嗯好的谢谢！

楼主你好，关于csi0接口的配置你可以查看文档

i.MX_6Dual6Quad_BSP_Porting_Guide.pdf (719.5 KB) 中有camera csi配置。希望对你有帮助。

只看该作者 · 2014-11-4 11:32

FSL_TICS_Rita 发表于 2014-10-29 14:47
楼主你好，关于csi0接口的配置你可以查看文档中有camera csi配置。希望对你有帮助。

...

你好！非常感谢您努力帮我解决问题。这个文档我之前看过，对于这个文档我想请教您几个问题？
1、文档里只有对test mode 模式的csi寄存器的详细配置如下：
Table 7-1. Settings for Test Mode
Bit Field Value Description
CSI0_DATA_DEST 0x4 Destination is IDMAC via SMFC
CSI0_DIV_RATIO 0x0 SENSB_MCLK rate = HSP_CLK rate
CSI0_EXT_VSYNC 0x1 External VSYNC mode
CSI0_DATA_WIDTH 0x1 8 bits per color
CSI0_SENS_DATA_FORMAT 0x0 Full RGB or YUV444
CSI0_PACK_TIGHT 0x0 Each component is written as a 16 bit word where the MSB is written to
bit #15. Color extension is done for the remaining least significant bits.
CSI0_SENS_PRTCL 0x1 Non-gated clock sensor timing/data mode.
CSI0_SENS_PIX_CLK_POL 0x1 Pixel clock is inverted before applied to internal circuitry.
CSI0_DATA_POL 0x0 Data lines are directly applied to internal circuitry.
CSI0_HSYNC_POL 0x0 HSYNC is directly applied to internal circuitry.
CSI0_VSYNC_POL 0x0 VSYNC is directly applied to internal circuitry.
但是并没有其他的配置参考。
请问：在csi为GATED MODE 模式下，对于csi接收的DE信号是否需要？如果需要的话，又应当如何对其进行配置？
谢谢！！！

1万 · 2014-11-6 17:03

zgp2917 发表于 2014-11-4 11:32
你好！非常感谢您努力帮我解决问题。这个文档我之前看过，对于这个文档我想请教您几个问题？
1、文档里只 ...

楼主你好，我看到你的问题已经在我们系统中了，等待我们这边的工程师给你回复哈。

基于imx6q的adv7181视频解码输入csi0接口配置

相关下载

相关帖子

偶尔光临

技术导师奖章

缘定三生

坚毅之洋流

核心会员奖章