打印

TI多核SoC架构有什么优越性

[复制链接]
735|15
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jiaxw|  楼主 | 2014-10-31 12:31 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
liliang9554| | 2014-10-31 12:34 | 只看该作者
运行频率高达1.2GHz

使用特权

评论回复
板凳
午夜粪车| | 2014-10-31 12:36 | 只看该作者
引擎性能高达256GMACS和128GFLOPS

使用特权

评论回复
地板
zhaoxqi| | 2014-10-31 12:39 | 只看该作者
比TI同系列上一代DSP产品性能高出10倍

使用特权

评论回复
5
huangchui| | 2014-10-31 12:40 | 只看该作者
比竞争对手最新发布的DSP性能高5~6倍。

使用特权

评论回复
6
shimx| | 2014-10-31 12:42 | 只看该作者
此外,该多核SoC每个DSP内核同时支持了定点和浮点处理功能

使用特权

评论回复
7
yszong| | 2014-10-31 12:51 | 只看该作者
集成浮点处理功能对于基站、视频的算法,效率比定点处理高4~5倍,浮点处理对性能有大幅的提升。

使用特权

评论回复
8
zhaoxqi| | 2014-10-31 12:53 | 只看该作者
对于客户而言,开发先进的浮点处理需要耗费大量的时间。许多工程师开发信号算法先使用浮点处理,经过测试验证之后通过定点化来优化程序。现在TI的多核SoC集成浮点和定点处理,工程师无需再将算法定点化,大约可以节省3个月的研发时间。

使用特权

评论回复
9
huangchui| | 2014-10-31 12:55 | 只看该作者
作为一个整体的系统,多核之间的互联也是非常重要的一部分。

使用特权

评论回复
10
jiajs| | 2014-10-31 12:56 | 只看该作者
首先,多核导航器,从硬件层次上把任务分发到各个内核内存上。其次为高速芯片级网络化交换架构,每秒可达2兆兆位的数据交互,可以保证主干网无阻塞。

使用特权

评论回复
11
yszong| | 2014-10-31 12:59 | 只看该作者
第三为多核共享内存控制器,可直接访问内核内存,避免读取数据造成时延,保证多核的性能。第四Hyperlink提供芯片级一个高速接口,以便芯片外扩展加速器,使整个SoC更强大。第五针对相应的应用有硬件加速的协处理器。

使用特权

评论回复
12
zhanghqi| | 2014-10-31 13:02 | 只看该作者
应该同时还推出了高效的支持工具吧

使用特权

评论回复
13
zhenykun| | 2014-10-31 13:04 | 只看该作者
C6x编译器是在成熟的CCS编译器基础上增加了多核的支持,现有的客户可以充分利用多核性能。“让客户单次投资开发macro、pico、femto基站,并可以用C+、C++快速修改。”Ramesh Kumar表示软件的易用性也是TI多核SoC设计架构的优势之一。

使用特权

评论回复
14
wyjie| | 2014-10-31 13:06 | 只看该作者
此外,Jump Start软件可以提供客户跳跃式的开发,而无需从零开始,该软件库涵盖了通信领域包括GSM-EDGE、WCDMA、HSPA、WiMAX以及LTE等,还囊括了语音、视频、编解码器等基本的标准算法。

使用特权

评论回复
15
jlyuan| | 2014-10-31 13:08 | 只看该作者
片上交换架构——TeraNet 2 的速度高达每秒 2 兆兆位,可为所有 SoC 组成部分提供高带宽和低时延互连

使用特权

评论回复
16
jiaxw|  楼主 | 2014-10-31 13:10 | 只看该作者
了解了,多谢大家

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

825

主题

9762

帖子

4

粉丝