本帖最后由 ddllxxrr 于 2014-11-3 22:36 编辑
闭环操作
在闭环操作，输出频率连续对参考频率的调节，当多种因素被设置，晶振会很好地自动调节。DFLL48M必须被正确的配置在闭环操作使能以前。在使能DFLL48M后，它必须被配置以下方式：
1.选择和使能参考时钟(CLK_DFLL48M_REF).CLK_DFLL48M_REF是产生时钟通道0，请参考"GCLK-Generic Clock Controller"
2.选择允许的最大步值的粗细值在DFLL乘法寄存器中的粗值比特组和细值比特组中。一个小的步值确保超低的输出频率，但是将要延长锁定的时间到典型的值。一个高值的步进将要提供一个大的超越，但是将要得供快带的锁定时间。DFLLMUL.CSTEP和DFLLMUL.FSTEP将要不超过最大粗步进值和最大细步进值的50%
3.选择乘法因子时要小心，当选择的DFLLMUL.MUL不可超过最大DFLL。如果目标频率低于DFLL48M最小频率，输出频率将等于DFLL最小频率。
4.开始闭环控制模式是通过也一个1到DFLL的模式选择比特(DFLLCTRL.MODE)在DFLL控制寄存器中。
|
楼主
标题置顶
标题高亮
