发新帖我要提问
返回列表
打印
[protel]

DDR3硬件设计

[复制链接]
1789|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
熊猫烧香|  楼主 | 2014-11-5 11:54 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
硬件设计, DDR3, 滤波, 电容, AC
本帖最后由 熊猫烧香 于 2014-11-5 12:03 编辑


DDR3的地址线通过电阻上拉到DDR3_VTT,DDR3_VTT通过0.1uf电容滤波,但是0.1uf滤波电容并没有接地而是接到VDDQ_1V5?请教大神这样的设计是基于怎样的考虑？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
熊猫烧香|  楼主 | 2014-11-5 13:10 | 只看该作者
VDDQ_1V5是DDR3的供电电源，以此作为滤波电容的参考平面，是不是为了保持VDDQ_1V5和DDR3_VTT的“随动性”？

使用特权

评论回复 赏
板凳
ccmc| | 2014-11-6 13:52 | 只看该作者
这叫stitch cap，在电源层被分割，而又作为参考平面时，给高速信号提供回流路径，减小EMI。

使用特权

评论回复 赏
地板
熊猫烧香|  楼主 | 2014-11-7 09:14 | 只看该作者
ccmc 发表于 2014-11-6 13:52
这叫stitch cap，在电源层被分割，而又作为参考平面时，给高速信号提供回流路径，减小EMI。 ...

挺有意思的名称stitch cap，谢谢分享！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

熊猫烧香

5

主题

24

帖子

0

粉丝