imx6q-sd中的sh18,sh19,sh20,sh21需要焊接吗？

只看该作者 · 2014-11-5 13:52

参考MCIMX6Q-SDP开发板，自己制作了一个板子，将DDR3改为2G的内存，EMMC改为32G的，但是现在就是没法boot,每次在MFGTOOL中都停在jump os image,我检查开发板与自己制作的板子，开发板上的SH18,SH19,SH20,SH21都没有焊接，不知道这对板子的boot有没有影响？

1万 · 2014-11-5 14:00

楼主你好，请问你往板子上烧写的images是哪个版本的？

1万 · 2014-11-5 14:02

你这里DDR和开发板设计的不一样，你要先配置DDR，然后编译mfgtool使用的firmware，然后才能正常烧写启动。

只看该作者 · 2014-11-5 14:45

image是官网提供的3.0.35的内核编译出来的，
我么们的设计是参考freescale的sabresd设计的，只是内存由1g换成了2g,对DDR的配置是参考sabreauto的配置修改的，改完现象是一样，是不是我们改的方式不对呢？

只看该作者 · 2014-11-5 14:47

FSL_TICS_Rita 发表于 2014-11-5 14:02
你这里DDR和开发板设计的不一样，你要先配置DDR，然后编译mfgtool使用的firmware，然后才能正常烧写启动。 ...

image是官网提供的3.0.35的内核编译出来的，
我么们的设计是参考freescale的sabresd设计的，只是内存由1g换成了2g,对DDR的配置是参考sabreauto的配置修改的，改完现象是一样，是不是我们改的方式不对呢？

1万 · 2014-11-5 14:55

sunchengyao 发表于 2014-11-5 14:45
image是官网提供的3.0.35的内核编译出来的，
我么们的设计是参考freescale的sabresd设计的，只是内存由1g换 ...

这里是DDR没有设置好的问题。你自己设计的板子，BSP要首先移植的，在我们的文档

i.MX_6Dual6Quad_BSP_Porting_Guide.pdf (719.5 KB) 中就有提到DDR使用不同的话，代码的移植。

1万 · 2014-11-5 14:56

https://bbs.21ic.com/icview-724202-1-1.html 你也可以参考一下。

1万 · 2014-11-5 14:59

并且在帖子：https://bbs.21ic.com/icview-792090-1-1.html中有修改DDR设置的一些工具，你可以根据提供的DDR脚本设置DDR相关参数，然后修改对应的BSP代码。

1万 · 2014-11-5 14:59

看你帖中的问题应该是DDR没有设置好的问题，建议你再查看一下。

1万 · 2014-11-5 15:57

建议先用Mx6DQSDL DDR3 Script Aid 生成配置文件，然后用DDR stress tester进行校准，得到稳定工作时的参数。

只看该作者 · 2014-11-5 16:31

FSL_TICS_Rita 发表于 2014-11-5 14:59
看你帖中的问题应该是DDR没有设置好的问题，建议你再查看一下。

你好，我们板子上使用的DDR3的型号是MT41k256M16HA-12IT:1，我在uboot中修改的代码如下：
1、把Mx6q_sabresd.h文件中的
#define PHYS_SDRAM_1_SIZE (1u * 1024 * 1024 * 1024)
修改成了 #define PHYS_SDRAM_1_SIZE (2u * 1024 * 1024 * 1024)

2、我们考虑到自己板子上的DDR3的型号和sabreautozs上用的DDR3型号相同所以我们对DCD部分的修改如下：把/board/freescale/mx6q_sabresd/flash_header.h文件中的DCD段中关于i.MX6Q 的部分替换成了
/board/freescale/mx6q_sabreauto/flash_header.h中关于i.MX6Q 的部分，
dcd_hdr: .word 0x40a002D2 /* Tag=0xD2, Len=83*8 + 4 + 4, Ver=0x40 */
write_dcd_cmd: .word 0x049c02CC /* Tag=0xCC, Len=83*8 + 4, Param=0x04 */

/* DCD */

MXC_DCD_ITEM(1, IOMUXC_BASE_ADDR + 0x798, 0x000C0000)
MXC_DCD_ITEM(2, IOMUXC_BASE_ADDR + 0x758, 0x00000000)

MXC_DCD_ITEM(3, IOMUXC_BASE_ADDR + 0x588, 0x00000030)
MXC_DCD_ITEM(4, IOMUXC_BASE_ADDR + 0x594, 0x00000030)

MXC_DCD_ITEM(5, IOMUXC_BASE_ADDR + 0x56c, 0x00000030)
MXC_DCD_ITEM(6, IOMUXC_BASE_ADDR + 0x578, 0x00000030)
MXC_DCD_ITEM(7, IOMUXC_BASE_ADDR + 0x74c, 0x00000030)

MXC_DCD_ITEM(8, IOMUXC_BASE_ADDR + 0x57c, 0x00000030)

MXC_DCD_ITEM(9, IOMUXC_BASE_ADDR + 0x58c, 0x00000000)
MXC_DCD_ITEM(10, IOMUXC_BASE_ADDR + 0x59c, 0x00000030)
MXC_DCD_ITEM(11, IOMUXC_BASE_ADDR + 0x5a0, 0x00000030)
MXC_DCD_ITEM(12, IOMUXC_BASE_ADDR + 0x78c, 0x00000030)

MXC_DCD_ITEM(13, IOMUXC_BASE_ADDR + 0x750, 0x00020000)

MXC_DCD_ITEM(14, IOMUXC_BASE_ADDR + 0x5a8, 0x00000028)
MXC_DCD_ITEM(15, IOMUXC_BASE_ADDR + 0x5b0, 0x00000028)
MXC_DCD_ITEM(16, IOMUXC_BASE_ADDR + 0x524, 0x00000028)
MXC_DCD_ITEM(17, IOMUXC_BASE_ADDR + 0x51c, 0x00000028)
MXC_DCD_ITEM(18, IOMUXC_BASE_ADDR + 0x518, 0x00000028)
MXC_DCD_ITEM(19, IOMUXC_BASE_ADDR + 0x50c, 0x00000028)
MXC_DCD_ITEM(20, IOMUXC_BASE_ADDR + 0x5b8, 0x00000028)
MXC_DCD_ITEM(21, IOMUXC_BASE_ADDR + 0x5c0, 0x00000028)

MXC_DCD_ITEM(22, IOMUXC_BASE_ADDR + 0x774, 0x00020000)

MXC_DCD_ITEM(23, IOMUXC_BASE_ADDR + 0x784, 0x00000028)
MXC_DCD_ITEM(24, IOMUXC_BASE_ADDR + 0x788, 0x00000028)
MXC_DCD_ITEM(25, IOMUXC_BASE_ADDR + 0x794, 0x00000028)
MXC_DCD_ITEM(26, IOMUXC_BASE_ADDR + 0x79c, 0x00000028)
MXC_DCD_ITEM(27, IOMUXC_BASE_ADDR + 0x7a0, 0x00000028)
MXC_DCD_ITEM(28, IOMUXC_BASE_ADDR + 0x7a4, 0x00000028)
MXC_DCD_ITEM(29, IOMUXC_BASE_ADDR + 0x7a8, 0x00000028)
MXC_DCD_ITEM(30, IOMUXC_BASE_ADDR + 0x748, 0x00000028)

MXC_DCD_ITEM(31, IOMUXC_BASE_ADDR + 0x5ac, 0x00000028)
MXC_DCD_ITEM(32, IOMUXC_BASE_ADDR + 0x5b4, 0x00000028)
MXC_DCD_ITEM(33, IOMUXC_BASE_ADDR + 0x528, 0x00000028)
MXC_DCD_ITEM(34, IOMUXC_BASE_ADDR + 0x520, 0x00000028)
MXC_DCD_ITEM(35, IOMUXC_BASE_ADDR + 0x514, 0x00000028)
MXC_DCD_ITEM(36, IOMUXC_BASE_ADDR + 0x510, 0x00000028)
MXC_DCD_ITEM(37, IOMUXC_BASE_ADDR + 0x5bc, 0x00000028)
MXC_DCD_ITEM(38, IOMUXC_BASE_ADDR + 0x5c4, 0x00000028)

MXC_DCD_ITEM(39, MMDC_P0_BASE_ADDR + 0x800, 0xA1390003)

MXC_DCD_ITEM(40, MMDC_P0_BASE_ADDR + 0x80c, 0x001F001F)
MXC_DCD_ITEM(41, MMDC_P0_BASE_ADDR + 0x810, 0x001F001F)
MXC_DCD_ITEM(42, MMDC_P1_BASE_ADDR + 0x80c, 0x001F001F)
MXC_DCD_ITEM(43, MMDC_P1_BASE_ADDR + 0x810, 0x001F001F)

MXC_DCD_ITEM(44, MMDC_P0_BASE_ADDR + 0x83c, 0x4302030B)
MXC_DCD_ITEM(45, MMDC_P0_BASE_ADDR + 0x840, 0x0275026A)
MXC_DCD_ITEM(46, MMDC_P1_BASE_ADDR + 0x83c, 0x4302031A)
MXC_DCD_ITEM(47, MMDC_P1_BASE_ADDR + 0x840, 0x027B0249)
MXC_DCD_ITEM(48, MMDC_P0_BASE_ADDR + 0x848, 0x3F343534)
MXC_DCD_ITEM(49, MMDC_P1_BASE_ADDR + 0x848, 0x3A373345)
MXC_DCD_ITEM(50, MMDC_P0_BASE_ADDR + 0x850, 0x31424732)
MXC_DCD_ITEM(51, MMDC_P1_BASE_ADDR + 0x850, 0x48334736)

MXC_DCD_ITEM(52, MMDC_P0_BASE_ADDR + 0x81c, 0x33333333)
MXC_DCD_ITEM(53, MMDC_P0_BASE_ADDR + 0x820, 0x33333333)
MXC_DCD_ITEM(54, MMDC_P0_BASE_ADDR + 0x824, 0x33333333)
MXC_DCD_ITEM(55, MMDC_P0_BASE_ADDR + 0x828, 0x33333333)
MXC_DCD_ITEM(56, MMDC_P1_BASE_ADDR + 0x81c, 0x33333333)
MXC_DCD_ITEM(57, MMDC_P1_BASE_ADDR + 0x820, 0x33333333)
MXC_DCD_ITEM(58, MMDC_P1_BASE_ADDR + 0x824, 0x33333333)
MXC_DCD_ITEM(59, MMDC_P1_BASE_ADDR + 0x828, 0x33333333)

MXC_DCD_ITEM(60, MMDC_P0_BASE_ADDR + 0x8b8, 0x00000800)
MXC_DCD_ITEM(61, MMDC_P1_BASE_ADDR + 0x8b8, 0x00000800)

MXC_DCD_ITEM(62, MMDC_P0_BASE_ADDR + 0x004, 0x00020036)
MXC_DCD_ITEM(63, MMDC_P0_BASE_ADDR + 0x008, 0x09444040)
MXC_DCD_ITEM(64, MMDC_P0_BASE_ADDR + 0x00c, 0x8A8F7955)
MXC_DCD_ITEM(65, MMDC_P0_BASE_ADDR + 0x010, 0xFF328F64)
MXC_DCD_ITEM(66, MMDC_P0_BASE_ADDR + 0x014, 0x01FF00DB)
MXC_DCD_ITEM(67, MMDC_P0_BASE_ADDR + 0x018, 0x00001740)

MXC_DCD_ITEM(68, MMDC_P0_BASE_ADDR + 0x01c, 0x00008000)
MXC_DCD_ITEM(69, MMDC_P0_BASE_ADDR + 0x02c, 0x000026D2)
MXC_DCD_ITEM(70, MMDC_P0_BASE_ADDR + 0x030, 0x008F1023)
MXC_DCD_ITEM(71, MMDC_P0_BASE_ADDR + 0x040, 0x00000047)

MXC_DCD_ITEM(72, MMDC_P0_BASE_ADDR + 0x000, 0x841A0000)

MXC_DCD_ITEM(73, MMDC_P0_BASE_ADDR + 0x01c, 0x04088032)
MXC_DCD_ITEM(74, MMDC_P0_BASE_ADDR + 0x01c, 0x00008033)
MXC_DCD_ITEM(75, MMDC_P0_BASE_ADDR + 0x01c, 0x00048031)
MXC_DCD_ITEM(76, MMDC_P0_BASE_ADDR + 0x01c, 0x09408030)
MXC_DCD_ITEM(77, MMDC_P0_BASE_ADDR + 0x01c, 0x04008040)

MXC_DCD_ITEM(78, MMDC_P0_BASE_ADDR + 0x020, 0x00005800)

MXC_DCD_ITEM(79, MMDC_P0_BASE_ADDR + 0x818, 0x00011117)
MXC_DCD_ITEM(80, MMDC_P1_BASE_ADDR + 0x818, 0x00011117)

MXC_DCD_ITEM(81, MMDC_P0_BASE_ADDR + 0x004, 0x00025576)
MXC_DCD_ITEM(82, MMDC_P0_BASE_ADDR + 0x404, 0x00011006)
MXC_DCD_ITEM(83, MMDC_P0_BASE_ADDR + 0x01c, 0x00000000)

关于DDR3的修改我做了这么两条修改，不知道还有哪里没有修改到呢？
因为工业级的DDR3和商业级的DDR3的配置还有区别？
求教了~，谢谢！

只看该作者 · 2014-11-5 16:40

FSL_TICS_Rita 发表于 2014-11-5 15:57
建议先用Mx6DQSDL DDR3 Script Aid 生成配置文件，然后用DDR stress tester进行校准，得到稳定工作时的参数 ...

我现在在看您提供的工具，我先看看再配置一下试试，谢谢！

只看该作者 · 2014-11-5 16:48

FSL_TICS_Rita 发表于 2014-11-5 15:57
建议先用Mx6DQSDL DDR3 Script Aid 生成配置文件，然后用DDR stress tester进行校准，得到稳定工作时的参数 ...

还有一个问题就是，我们的板子停在jump to os image 的时候，串口并没有打印信息出来

只看该作者 · 2014-11-6 10:33

没人回复吗？我也有同样问题

1万 · 2014-11-6 14:50

sunchengyao 发表于 2014-11-5 16:48
还有一个问题就是，我们的板子停在jump to os image 的时候，串口并没有打印信息出来 ...

请问你串口有设置对吗？

1万 · 2014-11-6 14:51

hero0108 发表于 2014-11-6 10:33
没人回复吗？我也有同样问题

你好，请问你遇到什么问题呢？平台是用的什么？能否新建帖子描述清楚呢？

只看该作者 · 2014-11-6 15:51

FSL_TICS_Rita 发表于 2014-11-6 14:50
请问你串口有设置对吗？

Rita,你好！

只看该作者 · 2014-11-6 15:53

FSL_TICS_Rita 发表于 2014-11-6 14:50
请问你串口有设置对吗？

Rita,你好
我的串口跟sabresd开发板上用的管脚是一样的，所以，串口配置应该是没有问题的

1万 · 2014-11-6 15:56

sunchengyao 发表于 2014-11-6 15:51
Rita,你好！

串口上任何显示都没有的吗？

1万 · 2014-11-6 15:58

sunchengyao 发表于 2014-11-6 15:53
Rita,你好
我的串口跟sabresd开发板上用的管脚是一样的，所以，串口配置应该是没有问题的 ...

现在烧写的时候还是停在jump to os image处吗？

imx6q-sd中的sh18,sh19,sh20,sh21需要焊接吗？

相关下载

相关帖子

技术新星奖章

技术导师奖章

缘定三生

坚毅之洋流

核心会员奖章