|
漂移补偿
如果DFLL频率稳定比特(DFLLCTRL.SABLE)在DFLL控制寄存器是0，频率调节器自动地补偿CLK_DFLL48M即使锁定也不丢失频率。这意味着DFLLVAL.FINE能在每次测量CLK_DFLL48M后改变.如果DFLLVAL.FINE 值由于温度或电压，超过或者低于预期值很大。DFLL 的越界比特(PCLKSR.DFLLOOB)在电源和时钟状态寄存器将要被置1.在越界错误条件下，用户必须重写DFLLMUL.MUL确保正确的CLK_DFLL48M频率。如果DFLL 越界比特(INTENSTE.DFLLOOB)在中断允许设置寄存器被设置， 一个中断将产生并置PCLKSR.DFLLOOB的值为1。这个中断也在调节器没有锁定正确的粗值频率时弹出。
参考时钟停止的检测
如果CLK_DFLL48M_REF停止或运行在一个非常低的频率，DFLL参考时钏停止工作比特(PCLKSR.DFLLRCS)在电源和时钟状态寄存器中将要被设置.检测一个停止参考时钟能花费很长时间，在2的17次方CLK_DFLL48M周期.当参考时钟停止，DFLL48M将选择开路模式。闭路模式将自动地重新开始，如果CLK_DFLL48M_REF重开始。一个中断产生PCLKSR.DFLLRCS置1，如果DFLL参考时钟停止比特(INTENSET.DFLLRCS)中断允许设置寄存器设置。
| 
楼主
标题置顶
标题高亮
