16.6.7.2 增加的特性
在闭环模式下处理DFLL的延时
从选择新频率到这个频率从DFLL48M输出得有几微秒,如果DFLLMUL.MUL值是小的，能导至在DFLL48M在锁定进程的不稳定。
这就阻碍了DFLL48锁定到正确频率。为了必免这个，一个chill循环在CLK_DFLL48M频率没有被测量时使能。Chill循环是默认使能的，但是它可以在DFLL 控制寄存器中的DFLL Chill循环失能位(DFLLCRL.CCDIS)禁止。使能Chill循环的时间比锁定时间长一倍.
另外一个解决这个问题的办法是用十分严格的锁定请求。这叫快速锁定(QL),它也是默认使能的，但也可以通过向DFLL控制寄存器的快速锁定失能位写1来禁止。快速锁定将导到输出频率大幅改变。但平均频率同Chill循环是一样的.
|
楼主
标题置顶
标题高亮
