发新帖我要提问
返回列表
打印
[FPGA]

建立时间和保持时间的值大小固定吗？

[复制链接]
2577|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
卧薪又尝胆|  楼主 | 2014-11-14 10:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
器件
请问各位高手：
   建立时间和保持时间的值大小固定吗？它们的值大小是由什么决定的呢？是由器件本身的物理特性决定的吗？
谢谢

使用特权

评论回复 赏

相关下载

相关帖子
沙发
llf021421| | 2014-11-17 00:26 | 只看该作者
建立时间和保持时间是对寄存器来讲的，是寄存器的参数。时序电路中的时序关系要满足寄存器的建立时间和保持时间

使用特权

评论回复 赏
板凳
卧薪又尝胆|  楼主 | 2014-11-17 13:47 | 只看该作者
llf021421 发表于 2014-11-17 00:26
建立时间和保持时间是对寄存器来讲的，是寄存器的参数。时序电路中的时序关系要满足寄存器的建立时间和保持 ...

谢谢你的回答，我想再请问下，建立时间和保持时间这两个参数的值是固定不变的吗，如果想看这两个值的大小，在altera或者xilinx的开发环境中如何查看呢

使用特权

评论回复 赏
地板
llf021421| | 2014-11-18 22:45 | 只看该作者
这个我不太清楚，最近在看TimeQuest时序分析，你可以学习这方面的内容，就很清楚了

使用特权

评论回复 赏
5楼
风见准人| | 2014-11-21 15:39 | 只看该作者
一般手册里有提到，工艺不同也不一样。

使用特权

评论回复 赏
6楼
wjddyj| | 2014-12-2 09:47 | 只看该作者
有时序分析报告吧

使用特权

评论回复 赏
7楼
habc987| | 2014-12-20 23:17 | 只看该作者
这个跟工艺有关系

使用特权

评论回复 赏
8楼
EDAbuffalo| | 2015-1-6 23:27 | 只看该作者
书上说建立时间和保持时间是器件的固有属性，是不是可以理解为：某个特定器件的建立保持时间为某一个特定的值，但是quartusII 的  timequest里面既可以设置时钟的周期，同时好像还可以设置建立和保持时间的大小这又是为什么呢，是不是在固定的时间基础上的附加值呢？感觉和书上说的不一样啊，还是理解错了呢》？


我的qq ：786389811  留给联系方式交流下哇

使用特权

评论回复 赏
9楼
Yan.hong.yu| | 2015-1-13 17:37 | 只看该作者
触发器的参数，以D触发器为例，在触发器的时钟沿的前后，数据在D端稳定保持的时间，之前就是建立时间，之后就是保持时间。
如果不足建立时间和保持时间，数据不能稳定输出到Q端。这个时间实际上也就制约了两个触发器之间的逻辑电路的延时，也就限制了FPGA的最大工作时钟了。
一般时序不满足时，就要简化两个触发器之间的逻辑，当然也可以在这个两个触发器之间插入一个触发器。
为了想在已定的工作频率下，完成更多的事，可以采用流水线的设计。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

卧薪又尝胆

13

主题

92

帖子

1

粉丝