发新帖我要提问
返回列表
打印
[FPGA]

没有分就显示此帖已结呀！请帮我看一下这个问题

[复制链接]
716|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jing880311|  楼主 | 2014-11-17 13:11 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
AC, se, AD, ge, os
本帖最后由 jing880311 于 2014-11-17 13:13 编辑


这是用signaltap看得，下面是取数的程序，实在不明白那个8002是怎么出来的。
always @ (posedge clk)
if(wrn == 1&&rdn==0)
begin
        case(AB)
        3'b000:addr <= DB;
        3'b001:data_ram2 <= DB;
        endcase
end

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jing880311

39

主题

73

帖子

0

粉丝