21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 没有分就显示此帖已结呀！请帮我看一下这个问题 ...
返回列表 发新帖我要提问

[FPGA] 没有分就显示此帖已结呀！请帮我看一下这个问题

[复制链接]
1236|0
 楼主| jing880311 发表于 2014-11-17 13:11 | 显示全部楼层 |阅读模式
AC, se, AD, ge, os
本帖最后由 jing880311 于 2014-11-17 13:13 编辑


这是用signaltap看得，下面是取数的程序，实在不明白那个8002是怎么出来的。
always @ (posedge clk)
if(wrn == 1&&rdn==0)
begin
        case(AB)
        3'b000:addr <= DB;
        3'b001:data_ram2 <= DB;
        endcase
end

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jing880311

39

主题

73

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部