16.6.8.3 操作理论
FDPLL96M的任务是通过相位比较保持输入参考时钟信号(CLK_FDPLL96M_REF)和相应的输出频率CK的一致性。FDPLL96M支持三种独立时钟源XOSC32K,XOSC和GCLK_DPLL.当FDPLL96M使能时，参考频率(CLK_FDPLL96M_REF)频率和输出频率(CLK_FDPLL96M)频率定义如下：
LDR是循环分频器小数部分，LDRFRAC是循环分频器小数部分，f ckrx 是选择的参考时钟频率 f ck是FDPLL96M输出时钟.如前所述时钟分频器在XOSC和CLK_FDPLL96M_REF之间存在.频率在两者之间定义如下：
FDPLL96M被禁用时,输出时钟复位。如果循环分频器比小数部分(DPLLRATIO.LDRFRAC)字段是重置,FDPLL96M在整数模式下工作,否则分级模式被激活。应当指出,小数部分有一个负面影响FDPLL96M的抖动。
示例(仅整数模式):假设fckr = 32 khz和fck = 48 mhz,增殖率为1500。这意味着LDR
应当设置为1499。
示例(小数模式):假设fckr = 32 kHz和fck = 48.006 mhz,倍增系数为1500.1875(1500 +
3/16)。因此LDR是设置为1499,LDRFRAC 3。
|
楼主
